Д-ТРИГГЕР С ЗАДЕРЖКОЙ Советский патент 1973 года по МПК H03K3/37 

1

Изобретение относится к вычислительной технике и может быть использовано при построении различных устройств дискретной переработки информа ции на схемах с непосредственными связями.

Известен Д-триггер с задержкой, содержащий вспомогательный триггер с раздельными входами на двух элементах «2И-2ИЛИ- НЕ и основной триггер на элементе «2И- НЕ и «2И-2ИЛИ-НЕ, выходы которого подключены ж установочным входам вспомогательного тритгера. Недостатком известных Д-триггвров является их сложность.

Предлагаемое устройство отличается от известного тем, что с целью его упрощения neipBbie входы левого « правого вентилей и элемента «2И-2ИЛИ-НЕ основного триггера объединены -и подключены к выходу до.поляительного элемента «пИ- нИЛИ-НЕ, пер.вые входы всех вентилей «И которого объединены и нодключены ко второму входу правого вентиля «И элемента «2И-2ИЛИ- НЕ основного триггера и к тактовому входу вспомогательного триггера, образуя тактовый вход Д-триггер а, а все оставшиеся входы вентилей и дополнительного элемента «пИ- яИЛИ - НЕ образуют Д-входы триггера.

На чертеже изображена блок-схема предлагаемого Д-триггера.

Д-триггер с задержкой включает в себя основной триггер на инверторах /, 2 и логических схемах «И 3, 4, 5, 6, образующих два элемента «2И-2ИЛИ-НЕ, вспомогательный

триггер Hai инверторах 7, S и логических схемах «И 9, 10, П, образующих элементы «2И-НЕ и «2И-2ИЛИ-НЕ, а также входной инвертор 12 с логическими схемами «И 13, 14, 15 на входе, образующие дополнительный элемент «nil - /г11ЛИ - НЕ.

Примем условно высокий уровень напряжения за «1, низккй за «О. Тогда при нулевой Д-функции на входе триггера, что являегся следствием нулевого сигнала на одном т

входов каждой логической схемы 13, 14, 15. с приходом положительного уровня напряжения от источника стробирующего сигнала вспомогательный триггер устанавливается в «нулевое состояние (инвертор 8 открыт, иивертор 7 закрыт), так как на выходе инвертора 12 в это время действует единичный сигнал.

С приходом нулевого уровня стробирующего сигнала: вход вспомогательного триггера

оказывается заблокированным, а состояние

его передается в основной триггер (на выходе

Q устанавливается низкий уровень,на выходе

Q высокий уровень). Данное состояние Дтриггера принимается за нулевое.

Если к моменту прихода стробирующего сигнала входная Д-функция принимает единичное значение, на выходе инвертора 12 устанавливается нулевой уровень и вспомогательный триггер устанавливается в единичное состояние (инвертор 8 закрыт, инвертор 7 открыт). С приходом нулевого уровня стробирующего сигнала единида передается в основной триггер (на выходе Q появляется единица, Hai выходе Q нуль).

Предмет изобретения

Д-триггер с задержкой, содержащий вспомогательный триггер с раздельными входами на двух элементах «2И-2ИЛИ-НЕ и основной триггер на элементе «2И-НЕ и

«2И-2ИЛИ-НЕ, выходы которого подключены к установочным входам вспомогательного триггера, отличающийся тем, что, с целью упрощения устройства, первые входы левого и правого вентилей «И элемента «2И- «2ИЛИ-НЕ основного триггера объединены И {Подключены « выходу дополнительного элемента ««И-«ИЛИ-НЕ, первые входы всех вентилей «И которого объединены и подключены ко второму входу правого вентиля «И элемента «2И-2ИЛИ-НЕ основного триггера и к тактовому входу вспомогательного триггера, образуя тактовый вход Д-триггера, а все оставшиеся входы вентилей «И дополнительного элемента «/гИ - лИЛИ - НЕ образуют Д-входы триггера.

А А

в HI

Cmpoij

Bxt,