Регистр сдвига Советский патент 1980 года по МПК G11C19/00 

Изобретение относится к вычислителкной технике и может найти применение в различного типа системах и приборах автоматического контроля, регулирования, а также системах, осуществляющих преобразование дискре ной информации. Известен однотактный регистр сдви га Cl который содержит в каждом разряде основной и вспомогательный триггеры с раздельньоми входами, выполненные на элементах И-ИЛИ-НЕ и дополнительный элемент ИЛИ-НЕ, входы которого соединены с выходом основного триггера и шиной сдвига, а выход - со входом вспомогательного триггера следукядего разряда, у которого второй вход этого же плеча подключен через шину сдвига к одноименному входу вспомогательного триггера предыдущего разряда и двум входам противоположных плеч основных тригге ров,, соседние входы которых, подключе ны к выходам соответствующих вспомогательных триггеров. В этом регистре основной и вспомогательный триггеры управляются разнопоЛярными уровнями тактовых сиг налов. Дополнительный элемент ИЛИ-НЕ и дополнительные свободнь1е входы . используются для расширения функциональных возможностей и уменьшения количества входов и связей у используемых элементов. Известен также сдвигающий регистр трехтактного действия 2, который содержит два триггера на разряд, которые выполнены на логических элементах И-НЕ и И-ИЛИ-НЕ. Первый триггер каждого разряда выполнен на элементах 2И-2ИЛИ-НЕ и 2И-НЕ, второй триггер на элементах 2И-2ИЛИ-НЕ и НЕ, причем выход элемента 2И-НЕ первого плеча первого триггера подключен ко вторым входам обоих элементов 2И другого плеча того же триггера, а выход элемента НЕ первого плеча второго триггера подключен ко второму входу второго элемента 2И второго плеча того же триггера. Выход элемента 2И-2ИЛИ-НЕ второго плеча второго триггера подключен к первому входу первого элемента 2И одноименного плеча первого триггера данного разряда и ко входу элемента НЕ первого плеча второго триггера. Второй вход первого элемента И второго плеча второго триггера соединен с выходом элемента 2И-2ИЛИ-НЕ одноименного плеча первого триггера предыдущего разряда, при

этом в каждом разряде вторые входы элементов 2И-НЕ первых триггеров подключены к шине первого такта. Первые входы двух элементов 2И вторых триггеров подключены к шине второго такта, а первый вход первого элемента 2 второго триггера и первый вход второго элемента 2И первого триггера подсоединены к шине третьего такта.

В этом регистре шина третьего такта используется для разнополярного уравления триггерами, а управляющие такты на первой и второй шинах появлются поочередно. На первой шине они формируются синхронно с положительными уровнями тактовых импульсов третьего такта, а на второй шине -. синхронно с отрицательными уровнями тактовых импульсов третьего такта.

Эти устройства, несмотря на различия принципиальных схем разрядов, обладают общим недостатком: их внеш.ние тактовые сигналы рассчитываются с учетом максимальных задержек,вносимых логическими элементами.схемы.

в применяемых в настоящее время в промышленности потенциальных элементах отношение максимальной задержки к минимальной находится в пределах 10-20, поэтому даже частичная релизация работы регистра по реальным задержкам элементов позволяет несколько .повысить его быстродействие.

Из известных регистров наиболее близким по технической сущностиявляется N-разрядный регистр сдвига з состоящий из последовательно соединенных разрядов, каждый из которых содержит основной и вспомогательный триггеры, выполненные на элементах базиса И-ИЛИ-НЕ, и выходные каскады, входы которых подключены к формирователю тактовых импульсов, а выходы каждого подключены к тактовой шине соответствующей группы разрядов регистра, причем вспомогательный триггер разряда, находящегося на границе раздела групп разрядов ре- гистра, тактируется одновременно от двух соответствующих выходньлх каскадов.

Каждый разряд регистра сдвига представляет собой R-St триггерное устройство, построенное по схеме M-S с разнополярным управлением, у которого основной и вспомогательный триггеры выполнены на элементах двухступенчатой логики И-ИЛИ-НЕ.

Основной и вспомогательный триггеры тактируются сигналами различной полярности, что обеспечивает блокировку перезаписи информации во вспомогательный триггер в момент ее записи в основной. После окончания тактового импульса блокировка снимается и информация перезаписывается из триггера М в триггер S.

Недостатком известного регистра является то, что его предельное

быстродействие ограничено максимальными временными задержками, вносимыми элементами схемы, и длительност его тактовых импульсов расчитывается с учетом максимальных, а не реальных длительностей распространения сигнала, отсутствует также индикация реальных моментов окончания переходных процессов.

Кроме того,уход величины задержки логических элементов за верхний предел , гарантируемый техническими условиями, приводит к возникновению отказов.

Целью предлагаемого изобретения является повышение надежности и быстродействия регистра сдвига за счет обеспечения работы элементов по реальным задержкам, т. е. построение синхронно управляемой схемы регистра сдвига с переменной длительностью такта.

Поставленная цель достигается тем что в регистр сдвига, содержащий в каждом четном разряде основной и вспомогательный триггеры, а в каждом нечетном разряде основной триггер, формирователи тактовых сигналов,выходы которых соединены с соответствующими тактовыми шинами, управляющу шину сдвига, введены дешифраторыокончания переходных процессов и шина окончания переходных процессов, соединенная с первыми входами первого, второго и выходом третьего формирователей тактовых сигналов, вторые входы первого, второго и первый вход третьего формирователей тактовых сигналов подключены соответственно к выходам первого, второго и третьего дешифраторов окончания переходных процессов, первые входы второго дешифратора окончания переходных процессов соединены с первыми входами основных триггеров нечетных разрядов, вторые входы второго дешифратора окончания переходных процессов соединены с выходами основных триггеров нечетных разрядов, первые входы и выходы основных и вспомогательных триггеров четных разрядо соединены соответственно с первыми и вторыми входами первого и третьего дешифраторов окончания переходных процессов, вторые входы вспомогательных триггеров четных разрядов соединены с первой тактовой шиной, шиной окончания переходных процессов и третьим входом третьего дешифратор вторые входы основных триггеров нечетных разрядов подключены к второй тактовой шине и к третьему входу второго дешифратора окончания переходны процессов, вторые входы основных триггеров четных разрядов соединены с третьей тактовой шиной и третьим входом первого дешифратора- окончания переходных процессов, третий вход первого формирователя тактовых сигналов соединен с управляющей шиной сдвига, выход первого формирователя тактовых сигналов соединен с вторым входом третьего формирователя татовых сигналов и вторым входом второго формирователя тактовых сигналов а третий вход которого соединен с четвертым входом первого формирователя тактовых сигналов.

На чертеже представлена функциональная схема регистра сдвига.

Регистр сдвига содержит разряды 1.1-1,п, четные разряды 1.1-l.i выполнены на основных и вспомогательных триггерах 2 и 3, а нечетные только на основных триггерах 2, формирователи 4-6 тактовых сигналов, дешифраторы 7-9 окончания переходных процессов, шину 10 окончания переходных процессов и управляющую шину сдвига 11, RS-триггер 12.

Регистр сдвига работает следующим образом. В исходном состоянии нулево логический уровень (на управляющей шине сдвига 11)на выходах формирователей 4 и 5 присутствуют высокие логические уровни, а на выходе третьег формирователя 6 - низкий логический уровень. Эти логические уровни формирователей 4-6 поступают на одноименные им дешифраторы 7-9 устанавливают дешифраторы 7 и 8 в нулевые состояния, а третий дешифратор 9 - в единичное состояние. Вспомогательные триггеры 3 каждого четного разряда 1 { i ) дублируют информационное содержимое своих основных триггеров 2. На шине 10 окончания переходных процессов, подключенной к выходу, формирователя 6, будет низкий логически уровень. На входе первого формирователя 4, подключенного к выходу третьего дешифратора 9, присутствует положительный уровень. В это исходное состояние регистр устанавливается автоматически, независимо от содержимого записанной в него информации. При поступлении импульса положительной полярности на управляющую шину сдвига 11 на выходе формирователя 4 формируется низкий уровень, являющийся тактовым импульсоМ для группы основных триггеров 2 четных разрядов 1 () регистра, который устанавливает третий фор1мирователь 6 в состояние с высоким уровнем несмотря на то, что при этом на выхода дешифратора 9 формируется низкий уровень, первый формирователь 4 продолжает оставаться в нулевом состоянии за счет положительных уровней на обоих его входах, поступающих через обратные связи от второго и третьего формирователей 5 и 6. Этот тактовый сигнал осуществляет перезапись информации из группы триггеров 2 нечетных разрядов 1i в группу основных триггеров 2 четных разрядов 1(i+1), предшествующая информация

которых продолжает сохраняться в дублирующих их вспомогательных триггерах 3. По окончании переходных процессов, связанных с перезаписью информации в основные триггеры 2 четных разрядов 1 (1-|-1),на выходе первого дешифратора 7 формируется высокий уровень, который поступает на вход второго формирователя 5 и формирует на его выходе нулевой уровень. Тактовый сигнал, сформированoный на выходе второго формирователя 5, осуществляет перезапись входной информации регистра и информации из вспомогательных триггеров .3 в триггеры 2 нечетных разрядов 1. i и устанавливает формирователи 4-6 в

5 новое (второе устойчивое состояние, при котором первый формирователь 4 переключается в состояние с высоким уровнем, а третий формирователь 6 продолжает сохранять высокий уровень.

0

Происходящее при этом изменение на выходе первого дешифратора 7 высокого уровня на низкий уже не нарушает нового установившегося устойчивого состояния формирователей 4-6.

5 После окончания переходных процессов, вызванных этой перезаписью, на выходе второго дешифратора 8 формируется высокий уровень, который поступает на вход третьего формирователя 6 и

0 изменяет его прежнее состояние с высоким уровнем на новое с низким уровнем. При этом формирователи 4-6 устанавливаются в третье устойчивое сос тояние, зквивоьпентное исходному сос5тоянию, рассмотренному выше. На этом процесс записи входной информации регистра в его первый разряд и сдвиг ранее записанной информации в соседние разряды окончен.

Для подготовки исходного состоя0ния следующего цикла сдвига необходимо переписать во вспомогательные триггеры 3 четньлх разрядов 1 (i -И ) новое информационное содержимое их основных триггеров 2. Эта перезапись

5 осуществляется тактовым сигналом, формируемым третьим формирователем 6. Одновременно этот тактовый сигнал отрицательной полярности поступает через шину 10 окончания переходных

0 процессов на формирователь управляю1ДИХ сигналов (на чертеже не показан) и разраиает ему снятие текущего управляющего сигнала с управляющей шины сдвига 11 и формирование

5 следующего очередного. При этом промежуток времени между окончанием текущего и начешем следующего очередного управляющего сигнала может быть выбран равным сумме минимальных зёщержек переключения элементов, вхо0дящих в соотав вспомогательных триггеров 3 и третьего дешифратора 9.

В действительности реальные задержки указанных элементов могут быть выше их минимсШьных значений.

5

В результате следующий очередной управляющий сигнал поступает на шину сдвига 11 раньше, чем успевает закончиться перезапись информации во вспомогательные триггеры 3. Однако он не изменяет исходного устойчивого состояния формирователей 4-6 до тех пор, пока не заканчивается перезапис и на выходе третьего дешифратора 9 не появляется разрешающий высокий уровень, после чего начинается вто рой цикл сдвига.

Таким образом, изменение в процессе работы регистра задержек переключения составляющих его элементов сказываётся только Hai изменении длительности управляющих сигналов, что приводит только к некоторому замедлению его работы.

При необходимости сочленения предлагаемого регистра с формирователями управляющих сигналов, которые не могут управляться сигналами от шины 10 необходимо использовать в схеме регистра дополнительный RS-триггер 12. Адреса переключения .его входов и выходов показаны на чертеже пунктиром. Этот триггер устанавливается IB разрешающее состояние отрицательным уровнем управляющего сигнала, а обнуляется тактовым сигналом, формируемым вторым формирователем 5. В том случае , когда к моменту окончания текущего цикЛа сдвига управляющий сигнал не будет снят с шины сдвига 11, триггер 12, находясь в обнуленном состоянии, будет запрещать дальнейшее функционирование регистра до тех пор, пока не будет снят текущий управляйвдий сигнал. При снятии текущего управляющего сигнала триггер 12 устанавливается в разрешающее состояние для следующего очередного управляющего сигнала.

Для увеличения быстродействия регистра сначала формируется очередной тактовый импульс.и только затем снимается предыдущий тактовый импульс. Для исключения опасных состояний в регистре необходимо, чтобы максимальные задержки переключения элементов формирователей не превышали минимальных задержек переключения триггерных элементов. С целью удовлетворения этого ограничения и повышения нагрузочной способности 1выходных каскадов для их построения может быть использована, например/ 130 серия, а для построения триггеров - 134 серия ТТЛ элементов.

При построении предложенного регистра на элементах с произвольным быстродействием необходимо осуществлять дополнительное тактирование триггеров от формирователей предшесвующего такта, кг к это показано пунктиром на чертеже. При этом триггеры регистра могут полностью переключаться в новое положение только

.после снятия импульсов предшествующего такта.

Для реализации дешифраторов могут быть использованы, например, элементы И-ИЛИ-НЕ с возможностью расширения по ИЛИ и. элементь и с. возможностью подключения по ИЛИ. Однако у серийно выпускаемых микросхем коэффициент расширения по ИЛИ ограничен величиной, указанной в технических уелоВИЯХ, Поэтому при увеличении длины регистра каждая группа триггеров .будет иметь несколько дешифраторов, у которых вход каждого дополнительного дешифратора подключается к дополнительным входам элементов И выходных

5 каскадов.

В предложенном регистре возможна организация также двухтактного цикла сдвига. При такой реализации необходимы только два выходных каскада и

0 два дешифратора, но общее количество используемых элементов И-ИЛИ-НЕ возрастает примерно на 1/4 и схемы дешифраторов получаются многоступенчатыми. Появление дополнительных

с ступеней в трактах дешифраторов основных и вспомогательных триггеров не позволяет достигнуть дальнейшего увеличения быстродействия регистра за счет изъятия третьего такта.

Технико-экономическая эффективность регистра сдвига заключается в том, что за счет незначительного усложнения его структуры возможно получить следующие преимущества по сравнению с прототипом.

5 Правильность функционирования регистра сдвига не зависит от технологических и эксплуатационных разбросов временных задержек составляквдих его элементов.

0 Изменение физических параметров схемы под влиянием изменения внешних условий или .старения не приводит к выходу схемы из .строя, а лишь изменяет скорость ее работы.

Длительность такта работы устройства равна реальной длительности переходного процесса в нем, и, следовательно, устройствЪ работает на предельно возможной скорости.

0 Выход из строя элемента схемы

эквивгшентен незавёршению переходного процесса, что приводит к остановке устройства и исключает неправильное срабатывание.

55 Факт незавершения переходного проце.сса в течение установленного критического времени говорит о неисправности схемы. Поэтому сравнительно простыми средствами можно организо- ,

Q вать автоматическую диагностику и локализацию неисправностей.

Наличие сигнала окончания переходных процессов позволяет проводить автономную проверку узлов регистра.

УС Регистр не требует специальных средств при сочленении его с другими устройствами, имеющими отличающиеся вре менные характеристики. Это облегчает модернизацию существующих устройств путем замены в них имеющихся регистров на предлагаемый. Все это в целом позволяет повысить надежность и быстродействие устройства. Форму,па изобретения Регистр сдвига, содержащий в каждом четном .разряде основной и вспомогательный триггеры, а в каждом нечетном разряде основной триггер, формирователи тактовых сигналов, выходы которых соединены с соответствующими тактовыми шинами, управляющую шину сдвига, отличающийся тем, что, с целью повышения надежности и быстродействия регистра сдвига, в него введены дешифраторы окончания переходовых процессов и шина окончания переходных процессов, соединенная с первыми входами первого, второго и выходом третье го формирователей тактовых сигналов, вторые входы первого, второго и первый вход третьего формирователей так товых сигналов подключены соответственно к выходам первого, второго и третьего дешифраторов окончания пере ходных процессов, первые входы второго дешифратора окончания переходных процессов соединены с первыми входами основных триггеров нечетных разрядов, вторые входы второго дешифратора окончания переходных процессов соединены с выходами основных триггеров.нечетных разрядов, первые входы и выходы основных и вспомогательных триггеров четных разрядов соединены соответственно с первыми и вторыми входами первого и третьего дешифраторов окончания переходных процессов, вторые входы вспомогательных триггеров четных разрядов соединены с первой тактовой шиной, шиной окончания переходных процессов и третьим входом третьего дешифратора, вторые входы основных триггеров нечетных разрядов подключены ко второй тактовой шине и к третьему входу второго дешифратора окончания переходных процессов, вторые входы основных триггеров четных разрядов соединены с третьей тактовой шиной и третьим входом первого дешифратора окончания переходных процессов, третий вход первого формирователя тактовых сигналов соединен с управляющей шиной сдвига, выход первого формирбвателя тактовых сигналов соединен со вторым входом третьего формирователя тактовых сигналов и вторым входом второго формирователя тактовых сигналов, третий вход которого соединен с четвертым входом первого формирователя тактовых сигналов. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР № 350049, кл. G 11 С 19/00 1969. 2.Авторское свидетельство СССР № 427387, кл. С, 11 С 19/00 1971. 3. Авторское свидетельство СССР 527744, кл. С, 11 С 19/00 1973 (прототип).