ИЗОБРНТ37М. Кл. Н 0.3k 23/04УДК 621.374.4(088.8) Советский патент 1973 года по МПК H03K23/58 

1

Изобретение относится к области цифровой вычислительной техники я может быть использовано в имнульсных пересчетных устройствах.

Известен делитель частоты следования импульсов на потенциальных элементах, содержащий в каждой стунени деления счетчик с дешифратором и схему «И.

Недостатком известного устройства является его относительно низкая надежность в работе, так как в его цепях передачи сигналов действуют импульсные сигналы, длительность и амплитуда которых критична как к установившимо;, так и динамически изменяющимся параметрам этих цепей в условиях длительной эксплуатации и воздействия внешних факторов окружаюп1,ей среды. Кроме того, оно имеет сложную настройку, поиск и устранение неисправностей.

С целью повышения надежности работы в каждой ступени деления предлагаемого делителя установлен дополнительный триггер, вход одного плеча которого соединен с выходом дешифратора, а выход через схемы «И соединен со счетным входом счетчика, вход другого плеча дополнительного триггера соединен с выходом одного плеча дополнительного триггера предыдущей ступени, а выход другого плеча дополнительного триггера подключен к выходу сброса счетчика, управляющие входы

схем «и, начиная со второй ступени, подключены к выходам других плеч триггеров предыдущих ступеней, управляющий вход схемы И первой ступени через инвертор соединен с ВЫХОДОЛ1 одного плеча входного триггера, ВХОД1 другого плеча которого через дополнительно установленную схему «проводная исключающая ИЛИ соединен с импульсными выходами разрядов всех счетчиков.

На чертеже показан предлагаемый делитель.

Предлагаемый делитель содержит 1-разрядiibie двоичные счетчики 1, дешифратор 2 на «К-1 состояний, схему типа «проводная исключаЮЩая ИЛИ 3, статические триггеры 4 и 5, инвертор 6, схемы «И 7, входную щину 8 частоты /1, выходные шины 9 частоты

К

К«

20

где т - число cTyncj;c i делени/к

а К могут прини ать различные значения в ка}кдой из ступепей т (не обязательно равные).

Исходное состояние делителя характеризуется действиед «нулевых сигналов («О на выходах заштрихованных плеч триггеров 4 и 5). Делитель работает следующим образом.

С приходом на шину 8 первого импульса входной триггер 5 переключается. При этом «-единичный перепад напряжения с выхода инвертора 6 поступает на вход счетчика 1 первой ступени через вентиль 7, открытый «единичным уровнем напряжения с триггера 4 первой ступени.

Этот перепад напряжения переключает первый разряд счетчика первой ступени в положение «1 и через его импульсный выход проходит на вход схемы 3, с выхода которой возвращается на противоположный вход триггера 5 и переводит его в исходное состояние, если к этому моменту импульс на шине 8 закончился, в противном случае этот перепад напряжения ждет окончания действия входного импульса.

В итоге формируется задний фронт исполнительного импульса на выходе триггера 5 (первая шина 9).

Аналогичным образом на счетчик 1 первой ступени проходят и следующие входные импульсы вплоть до (К-1)-го, возвращая в исходное состояние входной триггер 5 по соответствующим импульсным выходам разрядов счетчика 1 и входам схемы 3.

После прохождения (К-1)-го импульса срабатывает дешифратор 2 состояния «К-1, удеря ивающий триггер 4 первой ступени в состоянии, при котором на выходах его обоих плеч действуют сигналы «О (триггер 5 удерживает его в таком состоянии по второму входу) . При этом вентиль 7 первой ступени блокируется сигналом «О с левого плеча триггера 4.

С приходом К-го импульса триггер 4 устанавливается в состояние «I, т. е. на его правом плече возникает единичный перепад напряжения, при этом срабатывает счетчик 1 первой ступени в исходном (нулевое) состоянии, через открытый вентиль 7 второй ступени единичный перепад в качестве сигнала переноса поступает на вход счетчика второй ступени, а затем, снимаясь на вторую шину 9 и пройдя через первый разряд счетчика второй ступени и через схему 3, он возвращает входной триггер 5 в исходное состояние, а через него и триггер 4 первой ступени, снимая блокировку вентиля 7.

Далее цикл работы первой ступени повторяется до выработки второго К-го импульса.

Этот процесс протекает до появления сигнала пересчета на выходе второй, а затем третьей и т. д., включая последнюю /п-ую ступень деления с выработкой сигнала на последней шине 9 (включением триггера 4 т-й ступени), и прохождением этого сигнала через схему 3 на вход триггера 5 первый цикл работы всего делителя завершается, а за ним повторяются и все последующие.

В том случае, если в делителе возникает неисправность (нарушается цепь прохождения

сигнала или одновременно по нескольким цепям проходит сигнал), то очередной входной импульс не возвращается на вход триггера 5, поскольку схема «проводная исключающая ПЛИ 3 не срабатывает. В этом случае входной триггер фиксирует включенное состояние на сколь угодно длительное время, по этому признаку (потенциальному сигналу «О на первой шине 9) может быть установлен факт

неработоспособности делителя.

Квазипотенциальный характер действующих во всех цепях делителя сигналов обеспечивает надежное прохождение их, так как флюктуация параметров цепей делителя автоматически

трансформируется во время прохождения (задержку) сигналов в цепях, т. е. в длительность исполнительных сигналов на выходных шипах 9. Предлагаемый делитель не критичен к длительности входных импульсов, если последняя достаточна для срабатывания входного триггера.

Длительность выходных импульсов на шинах 9 повторяет длительность входных, если

время прохождения перепадов напряжений в цепях делителя меньше длительности входных импульсов, и равно этому времени в противном случае. Схема «проводная исключающая ИЛИ 3

улучшает способность делителя к расширению числа ступеней деления, поскольку предотвращает внесение каких-либо изменений в схему исходного состава ступеней деления.

Предмет изобретения

Делитель частоты следования импульсов на потенциальных элементах, содержащий в каждои ступени деления счетчик с дешифратором и схему «И, отличающийся тем, что, с целью повышения надежности работы, в каждой ступени деления установлен дополнительный триггер, вход одного плеча которого соединен

с выходом дешифратора, а выход через схему «И соединен со счетным входом счетчика, вход другого плеча дополнительного триггера соединен с выходом одного плеча дополнительного триггера предыдущей ступени, а выход другого плеча дополнительного триггера подключен к входу сброса счетчика, управляющие входы схем «И, начиная со второй ступени, подключены к выходам других плеч триггеров предыдущих ступеней, управляющий вход схемы «И первой ступени через инвертор соединен с выходом одного плеча входного триггера, вход другого плеча которого через дополнительно установленную схему «проводная исключающая ИЛИ соединен с

импульсными выходами разрядов всех счетчиков.