УПРАВЛЯЕМЫЙ РАСПРЕДЕЛИТЕЛЬ Советский патент 1974 года по МПК G06F1/10 

1

l JдобJ)eтeциe относится к области автоматищ и шч чешите л ьной тех;ники и может быть ЙОД(хрьзовано при црстроении элементов и узflpB систем телемеханики и телеуправления и ройств управления специализированных йщислите.дьньтх машии.

.Щз естны управляемые распределители, в .которых за один цикл работы только на одндм выходе формируется сигнал при задании i . последовательно соединенных блоков комбинации разрешающих и запрещаю.щнх сигналов. Такие распределители после однократного задания пропускаемых состояний обладают невысоким быстродействием из-за того, что обслуживание нерабочих со.С Сяций занимает определенное время.

Целью изобретения является повышение быстродействия распределителя, заключающееся в том, что после однократного задания цррпускаемых состояний по серии импульсов, подаваемых на входы распределителя, он прцобретает способность пропускать заданные состояния. Для этого в каждом логическом блоке предлагаемого распределителя первый выход первого триггера через первую схему «И подключен к -входу второго триггера, второй выход первого триггера через вторую схему «И соединен с вторым входом второго триггера, первый выход которого через третью схему «И подключен к входу первого триггера .и первому выходу логического блока, а второй выход второго триггера через четвертую схему «PI соединен с первым входом третьей схемы «И последующего логического

блока.

Кроме того, в каждый логический блок распределителя введены третий триггер и пятая схема «И, входы которой соединены соответственно с первыми выходами первого и второго триггеров, а выход подключен к первому входу третьего триггера. Выход последнего соединен с вторым выходом логического блока, четвертый вход которого подключен к второму входу третьего триггера.

На чертеже показана блок-схема предлагаемого распределителя.

Распределитель состоит из ряда идентичных логических блоков (по одному на каждое его состояние), соединенных последовательно,

каждый из которых содержпт триггеры 1, 2 и 3 и схемы «И 4-8 и имеет входы 9-12 п выходы 13, 14 п 15. В входу И первого из таких блоков подключен генератор тактовых импульсов, являющихся импульсами

движения распределителя. На входы 10 блоков, соответствующих пропускаемым состояниям, подаются управляющие сигналы пропуска состояний. В исходном положении триггеры 1 находятся в нулевом состоянии. Выходные сигналы

нулевых выходов этих триггеров через схемы 5 устанавливают в единичное состояние триггеры 2 блоков, соответствующих пропускаемым состояниям распределителя (если на входе 10 имеется сигнал пропуска). Выходными сигналами триггера 2 открываются схемы 6 и закрываются схемы 7 для блоков, соответствующих рабочим состояниям распределителя, и, наоборот, открываются схемы 7 и закрываются схемы 6 для блоков, соответствующих пропускаемым состояниям.

Если первый блок распределителя соответствует рабочему состоянию, то триггеры 1 и 2 находятся в нулевом состоянии, схемы 4, 5 и 7 закрыты, схема 6 открыта. Первый импульс движения проходит через схему 6 и устанавливает триггер 1 в единичное состояние. Сигнал единичного выхода триггера 1 открывает схему 4. Очередной импульс тактового генератора, импульсы которого сдвинуты во времени относительно импульсов двилсения, проходит через открытую схему 4 и устанавливает триггер 2 в единичное состояние. Схема 7 теперь открыта, а схелма 6 закрывается. На импульспом выходе 13 действует управляющий импульс продолжительности, равной времени сдвига тактовых импульсов на входе 9 относительно импульсов движения на входе И. Следующий импульс проходит на выход 15 блока через открытую схему 7. Остальные блоки распределителя работают аналогично и сигналы на их выходах 13 появляются поочередно.

Если какой-либо из блоков распределителя соответствует пропускаемому состоянию, еа входе 10 этого блока действует управляющий сигнал, который с помощью триггера 2 закрывает схему 6 и открывает схему 7. Импульс движения проходит на выход блока и производит описанные выше операции в первом рабочем блоке, следующем за пропускаемым.

Распределитель может быть сделан кольцевым, если сформировать сигнал сброса триггеров 1 в нулевое состояние по сигналу последнего блока распределителя.

Для формирования импульсных последовательностей специального вида бывает необходимо фиксировать пары рабочих состояний распределителя, проходимые непосредствеппо друг за другом. Такая необходимость возникает, например, при формировании гамильтоновых циклов на графах при построении цифровых моделей комбинаторных задач. В этом случае состояния распределителя соответствуют вершинам графа, а пары соседних рабочих состояний соответствуют ветвям графа.

Для формирования сигналов о принадлежности заданных двух состояний к соседним

состояниям в схему каждого блока распределителя введены дополнительный триггер 3 и схема «И 8. Триггер 3 устанавливается в единичное состояние одновременно с импульсами движения на входе И через схему 8, а сбрасывается в нулевое состояние импульсом тактового питания, поступающим на вход 12 с некоторым сдвигом по отношению К следующему импульсу движения.

10 Таким образом, если рассмотреть два рабочих состояния распределителя, проходимые непосредственно друг за другом, то триггеры 3 блоков, соответствующих этим состояниям, некоторое время одновременно находятся в еди15 ничном состоянии, что может быть выявлено

подключением к их единичным выходам двухвходовой схемы совпадения (на чертеже не

показана).

Для нормальной работы распределителя ге0 ператор тактовых импульсов и импульсов движения должен быть трехтактным. Импульсы на входе 12 должны быть сдвннуты относительно импульсов движения на входе И, а импульсы на входе 9 сдвинуты относительно

5 импульсов на входе 12.

Предмет изобретения

1. Управляемый распределитель, содержащий логические блоки, каждый из которых состоит из триггеров и схем «И, первые входы первой и второй схем «И подключены соответственно к первому и второ.му входам логического блока, третий вход которого соединен

5 с первыми входами третьей и четвертой схем «И, отличающийся тем, что, с целью повышения быстродействия распределителя, в каждом логическом блоке первый выход первого триггера через первую схему «И под0 ключен к первому входу второго триггера, второй выход первого триггера через вторую схему «И соединен с вторым входом второго триггера, первый выход которого подключен через третью схему «И к входу первого триггера и первому выходу логического блока, второй выход второго триггера через четвертую схему «И соединен с первым входом третьей схемы «И последующего логического блока.

5 2. Распределительно п. 1, отличающийс я тем, что в каждый логический блок введены третий триггер и пятая схема «И, входы которой соединены соответственно с первыми выходами первого и второго триггеров,

а выход подключен к первому входу третьего триггера, выход которого соединен с вторы.м выходом логического блока, четвертый вход которого подключен к второму входу третьего триггера. I