УСТРОЙСТВО ДЛЯ АВТОМАТИЧЕСКОЙ РЕГИСТРАЦИИ Советский патент 1973 года по МПК H03M1/10 

1

Изобретение относится к устройствам для автоматической регистрации ошибочных кодов преобразователей угол - код и может быть использовано в системах автоматики и вычислительной техники, в частности при испытаниях, проверках и исследовании надежности преобразователей угол - код.

Известное из основного авт. св. № 235417 устройство аналогичного назначения содержит параллельно соединенные эталонный и проверяемый преобразователи, связанные с общим приводом, генератор импульсов, соединенный с распределителем, пороговые схемы, подключенные к преобразователям и связанные с логическими схемами, объединенными с.хемой несовпадения; схему «И, соединенную с первым разрядом распределителя и с одним из входов эталонного преобразователя, выход схемы «И подсоединен к дополнительным входам пороговых схем, триггер подготовки, подключенный к выходу схемы несовпадения, а через первый вентиль, соединенный с распределителем,- к триггеру останова, сдвигающий регистр, связанный через второй вентиль с выходо.м логической схемы эталонного преобразователя, через третий вентиль - с генератором импульсов, через четвертый вентиль- с распределителем, причем второй, третий и четвертый вентили подключены к триггеру останова.

Однако известное устройство регистрирует любые ошибки испытываемого преобразователя, в том числе неустойчивые (однократные) сбои и одиночные помехи.

Цель изобретения - повышение надежности устройства.

Эта цель достигается включением в схему дополнительных триггера и схемы «И и двух последовательно соединенных схем задержки,

причем дополнительный триггер подклгочен через вентиль к триггеру подготовки, выходы дополнительного триггера и триггера подготовки связаны с дополнительной схемой «И, подсоединенной к триггеру останова, цепочка

схем задержки связана с выходом первого разряда распределителя импульсов, выход цепочки подключен к нулевому входу триггера подготовки, выход первой схемы задержки подключен к нулевому входу дополнительного

триггера, а начало цепочки связано с дополнительной схемой «И.

На чертеже показана функциональная схема предлагаемого устройства. Устройство содержит эталонный преобразоват&лъ 1 и проверяемый преобразователь 2, посаженные на вал двигателя 3. Распределитель импульсов 4, подключенный к входам обоих преобразователей 1 и 2, связан с генератором импульсов 5. Выходы эталонного и

проверяемого преобразователей соединены

соответственно с пороговыми схемами 6, 7 и 8, 9. Первый разряд распределителя импульсов 4 связан с первым разрядом эталонного преобразователя 1 и схемой «И 10. Ко второму входу схемы «И 10 подключен первый выход эталонного преобразователя 1. Первый разряд проверяемого преобразователя к распределителю не подключен. С первыми выходами преобразователей 1 и 2 соединены пороговые схемы 6 и 8 соответственно, пороговые схемы 7 и 9 связаны со вторыми выходами преобразователей. Кроме того, к дополнительным входам пороговых схем 6 и 8 подключен выход схемы «И 10. Выходы пороговых схем 6 и 7 соединены с логической схемой 11, пороговые схемы 8 и 9 связаны с логической схемой 12. Обе логические схемы 11 и 12 подключены к схеме несовпадения 13, связанной с единичным входом триггера подготовки 14, к выходу которого через дифферейдирующую цепочку 15 подключен единичный вход дополнительного триггера 16. Выходы дополнительного триггера 16 и триггера подготовки 14, а также первый разряд распределителя импульсов 4 соединены с дополнительной схемой «И 17, связанной с триггером останова 18. Последовательная цепочка элементов 19 и 20 задержки соединяет выход первого разряда распределителя импульсов 4 с нулевым входом триггера подготовки 14. Выход первого из элементов 19 цепочки подключен к нулевому входу дополнительного триггера 16. Вентиль 21, управляемый триггером останова 18, соединяет генератор импульсов 5 с цепями сдвига регистра 22. Вентиль 23 связывает выход логической схемы 11 со входом регистра 22. Вентиль 24 связывает регистр 22 с распределителем 4. Регистр 22 подключен к блоку индикации 25.

Устройство работает следующим образом.

На каждый из разрядов эталонного 1 и проверяемого 2 преобразователей последовательно поступают импульсы от общего распределителя 4. Продвижение импульсов в распределителе осуществляется генератором 5.

Преобразователи работают синхронно от общего двигателя 3 с одинаковой начальной установкой. Схема «И 10, связанная с первым разрядом распределителя 4, первым выходом эталонного преобразователя 1 и входами пороговых схем 6 и 8, предназначена для устранения неоднозначности считывания первых разрядов преобразователей 1 и 2 (опращивается первый разряд только у преобразователя 1, у преобразователя 2 первый разряд отключен), значения нервого разряда преобразователя 1 являются общими для обоих преобразователей, так как выход схемы «-И 10 подключен одновременно к пороговым схемам 6 и 8.

Благодаря тому, что управляющий вход схемы «И 10 подключен к первому разряду

распределителя, связь между первым выходом преобразователя 1 и входами пороговых схем 6 и 8 осуществляется только на первом такте работы распределителя. V-код, получаемый от преобразователей, пройдя через пороговые схемы, преобразуется логическими схемами М и 12 в двоичный код. Схема несовпадения 13 выдает сигнал при рассогласовании кодов преобразователей 1 и 2. Допустим оба преобразователя вырабатывают идентичные коды. При этом триггер подготовки 14 находится в состоянии «О, а триггер останова 18 - в состоянии «1. Вентили 21 и 23 открыты.

Сдвигающий регистр 22 принимает через вентиль 23 последовательный код с выхода логической схемы 11 эталонного преобразователя 1. Сдвиг кода пропускают через вентиль 21 с помощью тактовых импульсов от генератора 5. В каждом цикле опроса регистр 22 преобразует последовательный код эталонного преобразователя 1 в параллельный код.

Если на каком-то из тактов преобразователь 2 сработал неправильпо, то возникший на выходе схемы несовпадения 13 сигнал переводит триггер подготовки 14 в состояние «1.

Перед фиксацией регистром 22 ощибочного кода производится анализ устойчивости сбоев, который основан на запоминании в сравнении результатов двух соседних циклов опроса и происходит следующим образом.

Триггер подготовки 14 запоминает результаты контроля преобразователя 2 на данном цикле опроса: дополнительный триггер 16 хранит результаты предыдущего цикла опроса.

Сравнение содержимого триггера подготовки 14 и триггера 16 производится дополнительной схемой «И 17 на первом такте каждого цикла опроса и к триггеру останова 18 пропускается сигнал сбоя в том случае, если сбой фиксируется не менее, чем на двух циклах контроля подряд.

После сравнения информация переносится из триггера подготовки 14 в триггер 16, в результате чего триггер 14 готов к регистрации очередного цикла контроля. С этой целью на том же нервом такте, но с некоторой задержкой, осуществляемой схемой задержки 19 и определяемой временем срабатывания дополнительной схемы «И 17, производится предварительпый сброс дополнительного триггера 16 в состояние «О.

Тот же импульс, но задержанный схемой задержки 20 на время срабатывания дополнительного тр.иггера 16, переносит содержимое триггера подготовки 14 в дополнительный триггер 16 со сбросом триггера подготовки в нулевое состояние.

Так как по первому такту работы распределителя импульсов 4 на пороговые схемы

поступает общий сигнал (от схемы «И 10), то схема несовпадения 13 на первом такте не срабатывает, и все операции по сравнению и переносу содержимого обеих групп производятся беспрепятственно.

Лри срабатывании триггера останова 18 отключаются цепи вентилей 21 и 23, т. е. цепи приема и сдвига кода в регистре 22. При этом в регистре 22 (исключая первый разряд) будет зафиксирован код, на котором произошла ошибка преобразователя 2. Для исключения потери последнего разряда фиксируемого кода регистр 22 должен иметь дополнительный (п+1)-ый разряд. Индикация кода регистра 22 осуществляется со второго разряда, так как в первомразряде фиксируется значение первого разряда не ошибочного, а следующего за ним кода.

Предмет изобретения

Устройство для автоматической регистрации по авт. св. 235417, отличающееся .тем, что, с целью повышения надежности устройства, в него введены дополнительные триггер, схема «И и схемы задержки, первая из которых включена между триггером подготовки и дополнительным триггером, вторая - между первым входом дополнительной схемы «И и дополнительным триггером, второй вход которого подключен через последовательпо соединенные дополнительный триггер и вентиль к выходу триггера подготовки и к третьему входу дополнительной схемы «И, выход дополнительной схемы «И соединен со входом триггера останова, а первый вход дополнительной схемы «И - с выходом первого разряда распределителя импульсов.