Преобразователь сигнал-время Советский патент 1974 года по МПК H03K13/20 

1

Изобретение относится к импульсной технике и может быть использовано в прецезионных преобразователях сигнал-код, схемах задержки.

Известен преобразователь сигнал-время, содержащий блок (Синхронизаци.и, соединенный с управляющими входами блока эталонных сигналов и лервыми входами п второго переключателей, вторые входы которых подключены к выходу блока эталонных сигналов, третьи входы - к цепи управляющего сигнала, а выходы - к управляющим входам двух преобразователей оигнал-В|ремя, запускающие входы которых подключены к одним входам третьего и четвертого .переключателей, сигнальные входы последних соединены с цепью запуска, а управляющие - с двумя другими выходами блока синхронизации, эталонный генератор частоты, первый выход которого соединен со входом блока синхропизацип, а второй - непосредственно и через делитель частоты С пятым переключателем, управляющий вход которого соединен с выходом блока синхронизации, выход пятого переключателя соединен со входом частотного дискриминатора, выход -которого подключен ко входу пороговой схемы, первую схему «ИЛИ.

Однако известное устройство обладает малой точностью.

С целью увеличения точности в предлагаемом устройстве выход пороговой схемы соединен со входом блока синхронизации, выход частотного Д скрпминатора через первый и второй вентили подключен соответственно к

первому и второму регулирующим входам первого преобразователя, через третий и четвертый вентили - к первому п второму регулирующим входам BTqporo .преобразователя, выход которого и выход первого преобразователя подключены к сигнальным входам шестого пе|реключателя, выход которого через вторую схему «ИЛИ п линию задержки соединен с вторыми входами третьего и четвертого первключате.чей, со вторым входом частотного дискриминатора и входом детектора, выход которого подключен к вто|рому 1входу второй схемы «ИЛИ, сигнальные входы пятого и шестого вентилей включены к выходам соответственно первого и второго преобразователеГг, а выходы - ко шходам первой схемы «ИЛИ, выход которой седьмой вентиль соединен с выходом преобразователя и через реле времени с собственным управляющим входом; управляющие входы вентилей, кроме .последнего, и шестого пе1реключателя соединены с выходами блока синхронизации.

На чертеже представлена блок-схема предлагаемого устройства.

Предлагаемый преобразователь сигнал-время содержит первый переключатель 1, блок 2 эталонных сигналов, второй переключатель 3, блок 4 синхронизации, первый вентиль 5, -первый преобразователь 6 сигнал-время, третий переключатель 7, четвертый переключатель 8, второй преобразователь 9 сигнал- время, третий вентиль 10, эталонный генератор 11 частот, второй 1вентиль 12, четвертый вентиль 13, шестой переключатель 14, делитель 15 частоты, вторую схему «ИЛИ 16, детектор 17, эталонную линию 18 задержки, частотный дискриминатор 19, лороговую схему 20, пятый переключатель 21, пятый вентиль 22, схему «ИЛИ 23, шестой вентиль 24, седьмой вентиль 25 и реле времени 26.

Предлагаемое устройство работает следующим образом.

В исходном состоянии первый .преобразователь 6 сигнал-время находится в ждущем режиме преобразования, второй преобразователь 9 сигнал-время - в режиме автоподстройки минимального предела характеристики Tjj,,. При этом с помощью блока синхронизации цепь управляющего сигнала УВХ замкнута че|рез первый переключатель 1 с упра1вляющим входом преобразователя 6 сигнал-время; выход блока 2 соединен через второй переключатель 3 с уиравляющим входом второго преобразователя 9 сигнал-время, а с выхода блока 2 поступает сигнал эмин цепь запуска замкнута через третий переключатель 7 с запускающим входом блока 6, -выход эталонной линии 18 задержки замкнут с запускающим входом второго .преобразователя 9 сигнал-время; цепь /э.в (/э.в-верхняя эталонная частота) генератора 11 частоты соединен через иятый -переключатель 21 со входом частотного дискриминатора 19; выход второго преобразо1вателя 9 соединен че|рез шестой переключатель 14 со входом Второй схемы «ИЛИ 16; третий вентиль 10 и пятый вентиль 22 открыты; вентили 5, 12, 13 и 24 закрыты; седьмой вентиль 25 открыт всегда, кроме времени релаксации реле времени 26.

С приходом любого импульса запуска на выходе блока 6 появляется сигнал ть временной параметр которого (момент -появления, фаза) определяется уиравляющим сигналом t/Bx- Проходя через пятый вентиль 22, иершую схему «ИЛИ 23 и седьмой вентиль 25, сигнал TI запускает реле времени 26, на выходе которого формируется запирающий сигнал для вентиля 25. На выход преобразователя проходит только часть сигнала ть

Запуск преобразователя 6 не связан с работой остальных узлов и может быть любым (циклическим, одноразовым, с постоянным или непостоянным периодом).

Одновременно с работой первого преобразователя 6 второй преобразователь 9 корректируется по минимальному пределу цепью автолодстройки, состоящей из блоков 9, 14, 16, 18, 19, 10 и 9, при этом любой импульс с выхода эталонной линии 18 задержки (время задержки Hi. денее В|ремени восстановления исходного состояния преобразователей 6 и 9), запуская второй иреобразователь 9 че1рез четвертый иереключатель 8 в виде импульса отсчета Т2„ин возвращается на вход линии 18 задержки через схемы блоков 14, 16. Таким образом, образуется частотное кольцо с частотой автоколебаний

f

где То - время задержки в эталонной линии 18 задержюи; Т2„„„ -интервал времени с

момента запуска преобразователя 9 до появления на его выходе импульса Т2„и„ (для краткости импульсы Т, Т2 обозначены в соответствии с интервалами, которые они фиксируют).

По мере подстройки нижнего предела характеристики второго преобразователя 9 частота fi9 импульсов на выходе дискриминатора 19 уменьшается. При некотором значении разностной частоты fig срабатывает пороговая

схема 20, сигнал на его выходе че)рез блок 4 синхронизации подключает ко входу дискриминатора 19 нижнюю эталонную частоту fg. запирает третий вентиль 10 и отпирает четвертый вентиль 13. Одновременно в блоке 2

эталонный уровень меняется с эмин

Эмакс

Далее идет подстройка верхнего предела характеристики по интервалу 2.макс

стота автоколебаний кольца, состоящего из блоков 9, 14, 16, 18, 8, 9 уменьшается, что и требует сравнения ее с частотой /э.ц, где fa.H - нижняя эталонная частота. Кольцо, состоящее из блоков 9, 14, 16, 18, 8, 9, составлено из дискретных элементов, поэтому если импульс, циркулирующий в кольце, пропадает (случайно, или его не было при включении устройства), то автоколебания сами не возникают.

Для гарантированной работы частотного кольца служит детектор 17, который работает следующим образом.

Если колебания есть, то на выходе детектора 17 сигналы отсутствуют (например, путем

детектирования колебаний кольца получают постоянный уровень напряжения, запирающий спусковую схему в детекторе 17). Если колебаний в кольце нет, то с выхода детектора 17 ПОЯВЛЯЮТСЯ импульсы реже, чем период колебаний кольца. Попадая через вторую схему «ИЛИ 16, импульсы детектора 17 возбуждают кольцо, а затем детектор 17 вновь запирается. По мере подстройки предела змакс вновь

срабатывает пороговая схема 20, а четвертый вентиль 13 запирается через блок 4 синхронизации импульсом с выхода пороговой схемы 20. Таким образом, если характеристика второго преобразователя 9 липейна, то подстройкой

И анакс ся характеристика входит в заданные пределы.

После этого управляющий вход преобразователя 9 через второй лереключатель 3 соединяется с цепью управляющего сигнала, а запускающий вход через четвертый переключатель 8 - с цепью запуска. Че|рез интервал времени, необходимый для срабатывания переключателей 3 и 8, замыкается щестой вентиль 24, и оба цреобразователя работают в режиме преобразования упра вляющего сигнала, IB результате чего отсутствие синхронизации переключателей от импульса запуска не влияет на точность работы устройства. Если при переводе второго преобразователя 9 в рабочий режим первый преобразователь 6 выводится из него, то неизбежно происходит сбой, потеря, по крайней мере, одного цикла опроса, в этот момент может прийти импульс за.пуока. Если же при вводе синхронизации от им1пульсов запуска невозможен разовый запуск .преобразователей, к тому же при низких скоростных качествах переключателей, переход с Ид на f/Bx в течение нескольких циклов запуска дает ложную информацию на выходе.

При таком режиме в идеальном случае TI и Т2 одновременно попадают на выход. Если они расходятся во времени (вследствие дрейфа параметров того преобразователя, который был до этого в рабочем реж.име), то любой, первый из них, попадая на выход, возбуждает реле Времени 26 и запрещает (прохождение другого (время запрета седьмого вентиля 25 равно наибольшему допустимому расхождению моментов TI, Т2).

Таким образом, одновременная работа преобразователей длится ровно столько, сколько требуется для запирания пятого вентиля 22 сразу после отпирания щестого вентиля 24. После запирания (пятого вентиля 22 блоком 4 информация на выход проходит только от второго преобразователя 9. Первый преобразователь 6 начинает подстраиваться (корректироваться).

Для этого после запирания пятого вентиля 22 первый переключатель 1 замыкает цепь управляющего входа блока 6 с источником /3, который устанавливается равным 9„ин) третьим 1пе|реключателем 7 замыкается цепь запускающего входа блока 6 с выходом эталонной линии 18 задержки. Шестым переключателем 14 выход блока 6 соединяется с второй схемой «ПЛП 16. Первый вентиль 5 отпирается. Ко входу дискриминатора 19 neipeключается частота /э.в- Начинается этап коррекции первого преобразователя 6 по минимальному пределу т,,„, что аналогично подстройке Тг„и„.

После срабатывания (пороговой схемы 20 первый вентиль 5 запирается, и первый преобразователь 6 подстраивается по 1„акс помощью блока 12. При повторном срабатывании блока 20 запирается второй вентиль 12, первый преобразователь 6 вводится в рабочий режим. Второй преобразователь 9 выводится из рабочего режима и т. д.

Предмет изобретения

Преобразователь сигнал-время, содержащий блок синхронизации, соединенный с управляющими входами блока эталонных сигналов и первыми входами первого и второго переключателей, вторые входы которых подключены к выходу блока эталонных сигналов, третьи входы к цепи управляющего сигнала, а выходы- к управляющим входам двух .преобразователей сигнал-время, запускающие входы

которых подключены к одним входам третьего и четвертого переключателей, сигнальные входы последних соединены с цепью запуска, а управляющие - с двумя другими вы.ходами блока синхронизации, эталонный генератор

частоты, первый выход которого соединен со входом блока синхронизации, а второй - непосредст.венно и через делитель частоты с пятым переключателем, управляющий вход которого соединен с выходом блока синхронизации, выход пятого переключателя соединен со входом частотного дискриминатора, выход которого подключен ко входу пороговой схемы. первую схему «ПЛП, отличающийся тем, что, с целью увеличения точности, в нем

выход .пороговой схемы соединен со входом блока син.хронпзации, выход частотного дискриминатора через первый и второй вентили подключен соответственно к первому и второму регулирующ им -входам первого преобразователя, через третий и четвертый вентили - к первому и второму регулирующим входам второго преобразователя, вы.ход которого и выход первого 1преобразователя подключены к сигнальным входам щестого переключателя,

выход которого через вторую схему «ПЛП и линию задержки соединен со вторыми входами третьего и четвертого переключателей, с вторым входом частотного дискриминатора и входом детектора, выход которого подключен

к второму входу второй схемы «ПЛП, сигнальные входы пятого и шестого вентилей включены к выходам соответственно первого и второго преобразователей, а выходы-ко входам пе|рвой схемы «ПЛП, выход которой

через седьмой вентпль соедпнен с выходом преобразователя, а через реле времените собственным управляющим входом; управляющие входы вентилей, кроме последнего, и шестого переключателя соединены с выхолами блока синхронизации.