Формирователь адреса сканирующей системы Советский патент 1974 года по МПК G06F9/00 G05B21/00 

(54) ФОРМИРОВАТЕЛЬ АДРЕСА СКАНИРУЮЩЕЙ СИСТЕМЫ

1

f Изобретение относится к вычислитель- j ной техяике и может быть использовано для управления сканированием луча фазированной антенной решетки и для управления сканированием луча в индикаторах радиолокациолных станш1й.

Известны формирователи адреса сканирующей системы, содержеицие адресный счетчик, сумматор, устройство памяти исходных даннь1х, устройство памяти сектора сканировашш, датчик коррекции, преобразователь и устройство управления.

В таком устройстве после подачи сигнала внешнего сброса устройство управления обеспечивает сначала установку устройства памяти сектора сканирования и адресного счетчика в исходное состояние, а затем обеспечивает перезапись исходных даН11Ых из датчика коррекшш и устройства памяти исходных данных через преобразователь, устройство памяти сектора сканирования и сумматор в адресный счетчик. 1 После этого устройство управления обес- печивает подачу импульсов на счетные вхо.I ды адресного счетчика и устройства памя-

ти сектора сканирования, что приводит к изменению кода на выходе адресного счетчика. При заполнении устройства памяти сектора сканирования на: выходе его возникает импульс, обеспечивающий установку устройства в исходное состо$шие, т.е .этот импульс воздействует как сигна внешнего сброса, после чего пикл работы повторяеа-ся

В ряде случаев, например при изменении режима работы радиолокационных ста}1ций, необходимо управлять дискретом из- ;менёния адреса и ограничением сканирова|ния с обеих сторон. В известном устрой- . стве эти задачи не могут быть решены.

Целью изобретения является обеспече ние возможности установки различных ди;скретных значений изменения адреса и из- ;менения ограничения сектора сканировашш 1с обеих сторон.

J Для этого в формирователь введены де шифраторы дискретных значений и ограничения сектора сканирования, схема ИЛИ и блок схем И, первый и второй входы .которого соеди} ены соответственно с ni.iходом адресного счетчика и пятым выхх)дом устройства управления, шестой, седьмой и восьмой выходы которого подключены соответственно к первому, второму и третьему входам дешифратора дискретных значений, выход которого через схему ИЛИ соединен с третьими входами адресного счетчика и устройства памяти сектора сканирования, выход которого под .ключен к первому входу деши(}уатора ограничения сектора сканирования, второй вход и выход которого соединены соответственЛо с шестым выходом и вторым входом устройства управления, выход формирователя подключен к выходу блока схем И.

На чертеже изображена схема предлагаемого формирователя. Он имеет устройство управления 1, уегройство памяти сектора сканирования 2, адресный счетчик 3, датчик коррекции 4, устройство памяти исходных данных 5, преобразователь 6, сумматор 7, блок схем И 8, сх маИЛИ 9, дешифратор дискретных значений 10, дешифратор ограниче шя сектора сканирования 11, переключатель режимов 12, формирователь общего сброса 13, счетчик 14, дешифратор 15, триггер 16, ге- HepcJTOp 17, схемы И 18 и 19, входящие в состав устройства управления 1, вход формирователя адреса 2О, выход формирователя адреса 21.

Фор.чофователь адреса работает следую шим образом.

После установки переключателя 12 заданного режима работы в устройстве

памяти исходных данных 5 и дешифраторе ограничения сектора сканирования 11 устанав/шваются исходные данные, соответствуюидие крайнему левому и правому положениям сектора сканирования, а в дешифраторе 10 устанавливается заданное дискретное значение изменения адреса.

При подаче сигнала внешнего сброса на выходе формирователя обшего сброса 13 возникают сигналы, запрешаюшие по- явление сигнала на выходе дешифратора 10 только при первом обращении к устройству управления 1 в каждом кадре и устанавливающие счетчик 14 с деши(} аторами 10 и 15 в исходное состояние.

Сигнал с нулевой шины дешифратора 15 обеспечивает срабатывание триггера 16, который отключает схемы И 8 и 19 и подключает счетный вод счетчика 14 к выходу генератора 17. При этом на выходшлх шинах дешифратора 15 формируются сигналы, обеспечивающие сначала установку устройства памяти сектора сканирования 2 и адресного счетчика 3 в исосодное состояние, а затем обеспечивающие перезапись исходных данных из датчика коррекции 4 и устройства памяти исходных

данных 5 через преобразователь 6, устройство памяти сектора сканирования 2 и сумматор 7 в адресный счетчик 3. При возникновении импульса на последней шине , деши(|чэатора 15 вновь срабатывает тригге{ 16, который по/щлючает схемы И 8 и 19 что обеспечивает прохождение адреса на выход и отключает схему И 18 и запрещающий сигнал с формирователя общего сброса 13, связанный с деши4ратором Ю. При появлении на выходе схемы И 19 импульса на выходе формирователя общего сброса 13 возникает импульс, устанавливающий счетчик 14 с дешифраторами Ю и 15 в исходное состояние. Сигнал с нулевой шины дешифратора 15 обеспечивает сбрасывание триггера 16, который отключает схемы И 8 и 19 и подключает счетный вход счетчика 14 к выходу генератора 17. При этом на выходе схемы

ИЛИ 9 формируются , 2, 3

импульса, в зависимости от установленного дискретного значения (три импульса при дискрете равном ),-а сигналы сброса и перезаписи, возникающие на выходе дешифратора 15 будут отключены на время просмотра всего сектора сканирования, если будет отключена корректировка адреса. При возникновении импульса на последней шине дешифратора 15 вновь срабатывает 16, который подключает схемы И 8 и 19, что обеспечивает прохождение следующего адреса на выход и отключает схему И 18. При появлении каждого импульса на выхойе схемы И 19 на выходе формирователя общего сброса 13 формируется импульс, обеспечиваю1дий формирование следующего адреса. При появлении импульса на выходе схемы И 19, соответствующего крайнему положению сектора сканирова1шя, на выходе дешиф|затора ограничения сектора сканирования 11 возникает импульс, устанавливающий формирователь в исходное состояние, т. е. воздействует как сигнал внешнего сброса, после чего цикл работы повторяется.

i Предмет изобретения

Формирователь адреса сканирующей си- . стемы, содержащий адресный счетчик, первый вход которого со4.динен с выходом сумматора, датчик коррекции, выход которого через преобразователь подключен к первому входу сумматора, второй вход которого соединен с выходом устройства памяти сектора сканирования, первый вход которо- го подключен к выходу устройства памяти исходных данных, вход которого соединен с первым выходом устройства управления, второй, третий и четвертый выходы которого подключены соответственно ко вторым входам устройства памяти сектора скаш1рования, преобразователя и адресного счетчика, первый вход устройства управления соединен со входом формирователя, отличающийся тем, что, с целью обеспечения возможности установки разлшчных дискретных значений изменения , адреса и ограничения сектора сканирования, в него введены деишфраторы дискретных значений и ограничения сектора сканирования, схема ИЛИ и блок схем И первый и второй входы которого соедине ны соответственно с выходом адресного счетчика и пятым выходом устройства управления, шестой, седьмой и восьмой выходы которого подключены соответственно к первому, второму и третьему входам деши4ратора- дискретных значений, выход которого через схему И/М соединен с третьими входалш адресного счетчика и устройства памяти сектора сканирования, выход которого подключен к первому входу деши4 атора ограничение сектора сканирования, второй вход и выход которого соединены соответственно с шестым выходом и вторым входом устройства управления, выход формирователя подключен к выходу блока схем И.

CM

t

CM

а

0