Генератор псевдослучайной последовательности импульсов Советский патент 1981 года по МПК H03K3/84 

I

Изобретение относится к технике генерирования псевдослучайных сигналов и может быть использовано с целью ввода в синхронизм поиемных устройств радиотехнических систем с псевдошумовыми сигналами для оформления псевдослучайного сигнала с заданным количеством элементов в циклеу а также может найти применение при построении аппаратуры тестирования и настройке оборудования систем вычисл1|тельной техники.

Известно устройство содержащее генератор тактовых импульсов, блок памяти, регистры сдвига, счетчики, коммутатор, блок сравнения кодов)1.

Однако в таком устройстве отсутствует возможность формирования псев дослучайного сигнала в виде последовательности импульсов. Кроме того, дпя изменения параметров выходного сигнала необходимо обеспечить изменение параметров входного псевдослучайного сигнала или изменение

параметров самого устройства,.что возможно лишь перед началом, а не в процессе Функционирования устройства. Это является ограничением его функциональных возможностей и приводит к снижению эффективности устрой-, ства.

Наиболе.е близким по технической сущности k изобретению является устройство, содержащее генератор

10 И1уЯ1ульсов с распределители, формирователь последовательностей, блок памяти, ко№1утатор 2.

Недостаток известного устройства невозможность регулирования пара15: метров псевдослучайной последовательности.

Цель изобретения - расширение функциональных возможностей.

Поставленная цель достигается тем,

20 что в генератор псевдослучайной последовательности импульсов, содержаг щий генератор импульсов, выход которого соединен со входом распредели38теля импульсов, формирователь последо вательности ИМПУЛЬСОВ, блок памяти, коммутатор, дополнительно введены два формирователя адреса, блок управления, триггер управления, элемент ИЛИ, три элемента И, три выходЖк триггера, сумматор по модулю два, причем первая группа входов первого и второго формирователей адресов подключены соответственно к выходам формирователей последовательностей импульсов, первый выход распределителя импульсов соединен с первым входом первого формирователя импульсов и первыми входами первого и второго выходных триггеров, второй выход подключен ко второму -входу перво го формирователя импульсов и первому входу блока управления, третий выход соединел с первым входом второго формирователя импульсов, со вторым входом блока управления, с первым входом триггера управления и с первым входом первого элемента И, а четвертый выход соединен с третьим входом первого формирователя импульсов, с третьим входом блока управления, со вторым входом триггера управления и с первыми входами второго и третьего элементов И, выход первог элемента И подключен ко второму входу первого выходного триггера выход второго элемента И соединен со вторь входом второго выходного триггер и с первьм входом третьего выходного „ триггера, второй вход которого чен к выходу третьего элемента И, выходы первого и второго выходных триггеров через сумматор по модулю два соединены со входом элемента ИЛИ выход которого подключен к входу ввода блока памяти, входы управления которого подключенЕз к выходам блока управления, первый и второй выходы блока памяти соответственно подключе ны ко вторым входам первого и второг элементов И и ВТОРОМУ входу третьего элемента И. адресные вхопы блока памяти подключешл к выходам коммутатора, входы управления которого соединены с выходами триггера управлени первая и вторая группы входов коммутатора соответственно подключены к адресным выходам первого и второго формирователя ИМПУЛЬСОВ, а выход первого формирователя ИМПУЛЬСОВ соединен со вторым входом второго Формирователя импульсов, а также тем, что пеовый формирователь импульсов содержит последовательно соединенные коммутатор и реверсивный счетчик, выходы которого являются адресными выходами и подсоединены ко входам первого и второго дешифраторов, выходы которых подключены к первому и второму входам коммутатора, причем выход первого дешифратора является выходом формирователя импульсов, а третий, четвертый, пятый входы коммутатора являются первым, вторым, третьим входами дзормирователя импульсов, а разрядные входы реверсивного счетчика являются первой группой входа, а второй фop иpoвaтeль импульсов содержит последовательно соединенные первый коммутатор, реверсивный счетчик и дешифратор, выход которого подключен к первым входам первого и второго коммутаторов, выходы второго коммутатора соединены с разрядными входами реверсивного счетчика, выходы которого являются адресными ьыходамт-ц второй вход второго коммутатора соединен со вторым входом первого коммутатора и является вторым входом формирователя ИМПУЛЬСОВ. третий вход первого коммутатора является первым входом формирователя импульсов, а третьи входы второго коммутатора являются первой группой входов формирователя импульсов, при этом блок управления содержит последовательно соединенные элемент ИЛИ и линию задержки, входы элемента ИЛИ являются входами блока управлешiя, причем первьй и третий входы элемента ИЛИ соединены со входами триггера, выход которого и выход линии задержки являются выходами блока управления. На чертеже представлена функдиональная схема генератора псевдослучайной последовательности импульсов. Генератор содержит генератор 1 импульсов, распределитель 2 импульсов, первый формирователь 3 ИМПУЛЬСОВ, состоящий из коммутатора 4, деши(Ьраторов 5 и 6, реверсивного счетчика 7, формирователь 8 последовательностей ИМПУЛЬСОВ, второй формирователь 9 импульсов, состоящий из коммутаторов 10 и П, дешифратора 12 и реверсивного счетчика 13, элемент ИЛИ 1А, коммутатор 15, блок 16 памяти, элементы И 17-19 триггеры 20-22, триггер 23 управления, сумматор 24 по модулю два. блок 25 управления, состоящий из триггера 26, элемента ИЛН 27 и линии 28 задержки. Генератор псевдослучайной последовательности ИМПУЛЬСОВ работает следующим образом. На выходах формирователя 8 перед началом работы устанавливаются в двоичном коде соответственно числ N и L, такие, что при синтезе ге|нератора псевдослучайной последовательности импульсов на регистре сдв га N равняется числу разрядов в это регистре, а L определяет номер разряда, с которого снимается сигнал обратной связи. Сигнал на выходах дешифраторов 6 и 12 формируется в случае, когда все разряды соответственно реверсив ных счетчиков 7 и 13 находятся в ну левом состоянии, а сигнал на выходе дешифратора 5 - когда в разрядах ре версивного счетчика 7 находится дво ичный код числа N. ИМПУЛЬСЫ с выхода генератора 1, следующие с частотой f, поступают н вход распределителей 2, с каждого из выходов которого снимаются импульсы с частотой f/4, сдвинутые во времени друг относительно друга на время . №fпульсы с первого и второго выхо дов распределителя 2 поступают на вычитающий вход, а импульсы с четвер того выхода распределителя 2 - на суммирукяций вход реверсивного счетчика 7 через коммутатор 4 в случае отсутствия сигналов на его управляющих входах, т.е. когда двоичное число в разрядах реверсивного счетчи ка 7 не равно О или N. В случае присутствия сигнала на первом управляющем входе коммутатора 4 (в реверсивном счетчике 7 находится число N), импульсы с первого и второго выходо распределителя 2 коммутируются на вы читающий вход, а импульсы с четверто го выхода распределителя 2 - на вход Установка О реверсивного счетчика 7, В случае присутствия сигнала на втором управляющем входе коммутатора 4 (в первс реверсивном счетчике .7 находится число 0), импульсы с пер вого и второго выходов распределител 2 коммутируются на вход Установка начального состояния, а импульсы с четвертого выхода - на суъоагрующий вход реверсивного счетчика 7, 66 Импульсы с третьего выхода распределителя 2 коммутируются KOMMyfaTOром 10 на вычитающий вход реверсивного счетчика 13 в случае отсутствия сигналов на его управляющих входах, и на вход Установка начального состояния в случае присутствия сигнала на любом.из его управляющих входов. Входы разрядов реверсивного счетчика 13 подключаются к соответствукгщим первым выходам формирователя 8 в случае присутствия сигнала только на втором управляющем входе коммутатора 11, и к соответствуклцим вторым выходам формирователя 8 в случае присутствия сигнала на первом управляющем входе коммутатора 11 (присутствие сигнала на втором управляющем входе коммутатора 11 в этом случае безразлично), Таким образом, в реверсивный счет чик 7 формирователя 3 заносится при сз ммировании число О, если в предыдущий момент времени в нем находилось число N, а число N при вычитании, если в предащущий момент времени в нем находилось число 0. В реверсивный счетчик 13 формирователя 9 заносится число N, если в предыдущий момент времени в нем находилось число О, и число L, если в реверсивном счетчике 7 находится число N. Этим обеспе швается цикличность перебора адресов блока 16 формирователями 3 и 9 в заданноминтервале от О до N при устойчивой разности в (N-L) между адресами на выходе этих формирователей при .последовательном считывании информации из блока 16, Перед началом работы реверсивные счетчики 7 и 13, триггеры 20-23 устанавливаются в нулевое состояние, а триггер 26 - в единичное состояние. Пусть ; первым во времени после обнуления появляется импульс на вторсм выходе распределителя 2. Он комутируется на вход Установка наального состояния реверсивного счетчика 7, так как на втором управяющем входе коммутатора 4 присутствует сигнал с галхода дешифратора , и переписьшает в разряды реверивного счетчика 7 число N с первых ыходов формирователя 8. Этот же мпульс проходит через элемент ЛИ 27 и линию 28 задержки блока 5 управления на вход крис- алла блока I6 задержанным на вре7мя Ь, Триггер 23 находится в единичном состоянии и сигнал с его ,прямого выхода присутствует на первом управляющем входе коммутатора 15, поэтому к адресным входам блока 16 подключаются выходы разрядов реверсивного счетчика 7, а так как триггер 26 находится в нулевом состоянии, то происходит считывание информации из ячейки с адресом N на выход блока 16. Следующий во времени импульс появляется на третьем выходе распределителя 2. Он проходит на вход Установка начального состояния реверсивного счетчика 13 через коммутатор 10, так как на втором его управлякяцем входе присутствует сигнал с выхода дешифратора 5 (присутствие сигнала на втором его управляю1;ем входе в данном случае не изменяет логики работы схемы). При этом в разряды реверсивного счетчика 13 переписывается со вторы выходов формирователя 8 число L через третий коммутатор 1, так как на втором его входе также присутствует сигнал с выхода дешифратора 5, Этот же импульс, проходя на втор вход триггера 23, устанавливает его в нулевое состояние, и сигнал с инверсного выхода этого триггера поступает на второй зшравлякнций вход коммутатора 15. Таким образом, к ад ресным входам блока 16 через коммутатор 15 подключаются соответствующ выходы реверсивного 13, Кроме того, импульс с третьего выхода распределителя 2 поступает на второй вход элемента И 17 и перепис вает информацию с выхода блока 16 в триггер 20, а также, проходя, через элемент ИЛИ 27 и линию 28 задер ки на вход Выбор кристалла блока 16. При этом происходит считыван информации из ячейки блока 16 с адр сом L на его выход, так как триггер 26 находится в нулевом состоянии. Импульс с четвертого выхода расп ределителя 2 проходит на вход Уста новка О реверсивного счетчика 7 через коммутатор 4, так как на перв его/управляющем входе присутствует Сигнал с выхода первого деши фатора 5. Этот же импульс проходит на втор вход элемента И 18 и переписывает в триггер 21 информацию с выхода блока 16, а также на первый вход триггера 23, устанавливая его в единичное состояние и подключая тем самым адресные входы блока I6 через коммутатор 15 к соответствующим выходам реверсивного счетчика 7 и на первый вход триггера 26, устанавливая на входе Чтение/запись блока 16 сигнал соответствующий режиму Запись. Таким образом, сигнал суммы по модулю два сигнала из ячейки с адресом N, зафиксированного в триггере 20, и сигнала из ячейки с адресом L блока 16, зафиксированного в триггере 2, поступая с выхода сумматора 24 по модулю два через элемент ИЛИ 14 на вход данных блока 16, присутствует на нем в момент прихода на вход Выбор кристалла импульса с четвертого выхода распределителя 2, задержанного линией 28 задержки. В момент прихода этого импульса информация с выхода сумматора по модулю два записывается в ячейку блока 16 с адресом о, сформированным реверсивным счетчиком 7. Импульс с четвертого выхода распределителя 2 переписывает также через.элементы И 18 и 19 в триггер 22 информацию, присутствующую в момент его прихода на выходах блока 16. Сигнал на выходе триггера 22 является выходным сигналом генератора псевдослучайной последовательности импульсов. Импульс с первого выхода распределителя 2 образом, аналогичным рассмотренному вьше, устанавливает реверсивный счетчик 7 в состояние N и обнуляет триггеры 20 и 21. После этого, с появлением очередного импульса на втором выходе распределителя 2, реверсивный счетчик 7 устанавливается в состояние (N-1), а триггер 26 - в нулевое состояние, и весь рассмотренный выше цикл генератора повторяется. Таким образом, сначала считывается содержимое ячеек блока 16 с адресами N и L и их сумма по модулю два записывается в ячейку с адресом 0. Затем считывается содержимое ячеек с адресами (N-1) и (L-1), а их сумма по модулю два записывается в ячейку с адресом N, далее считывание производится из ячеек с адресами (N-2) и (), а запись - в ячейку с адресе (N-1) и т.д. Если при включении генератора псевдослучайной последовательности 9 импульсов все ячейки блока 16 с адресами от О до N содержат нулевую информацию, то генерация псевдослучайной последовательности импульсов невозможна, так как информация в этих ячейках измениться не может и на выходе триггера 23 всегда будет присутствовать нулевой сигнал. Чтобы избежать такой ситуации, в момен включения хотя бы в одну из N ячеек блока 16 записывается единичная информация путем подачи на вход вво да данных блока 16 через элемент ИЖ 14 положительного импульса запуска. Таким образом, при установке на первых выходах формирователя 8 двои ного кода числа 33, а на вторых его выходах - двоичного кода числа 13, генератор воспроизводит псевдослучайную последовательность типа М, повторяющуюся через (2 -l) 8 589 934 591 импульсов, что при ;частоте генератора 1 импульсов f 500 кГц составляет во времени немногим менее 5 .часов. Кооме того, и ется возможность изменять сигналы н выходах формирователя 8 в процессе работы генератора,псевдослучайной последовательности импульсов, что позволяет практически неограниченно увеличивать период ее повторения. Формула изобретения 1. Генератор псевдослучайной пос ледовательности импульсов, содержащий генератор импульсов, выход кото рого соединен со входом распределит ля импульсов, форми зоваталь последовательности импульсов, блок памяти, коммутатор, отличающийся тем, что, с целью расширения функцио нальных возможно.стей, в него дополнительно введены два формирователя адреса, блок управления, триггер управления, элемент ИЛИ, три элемента

три шлходных триггера, сумматор по модулю два, причем первая группа входов первого и второго формирователей адресов подключены соответственно к выходам формирователей последовательностей импульсов, первый выход распределителя импульсов сое;щнен с первым входом первого формирователя импульсов и первыми входами первого и второго выходных триггеров, второй выход подключен ко второму входу первого формирователя импульсов и первому входу блока управления, третий

подсоеданены ко входам первого и второго дешифраторов, выходы которых подключены к первому и второму входам коммутатора, причем выход первого дешифратора является выходом формирователя импульсов, а третий, четвертый, пятый входы коммутатора являются первым, вторым, третьим входами форьшрователя импульсов, а разряд19 1е входы реверсивного счетчика являются первой группой входа.

3. Генератор поп.1, отличающийся тем, что второй ВЫХОД соединен с первым входом второго формирователя импульсов, со Вторым входом блока управления с первым входом триггера управления и с первым входом первого элемента И, а четвертый выход соединен с третьим входом первого формирователя импульсов, с третьим входом блока управления, со вторым входом триггера управления и с первыми входами второго и третьего элементов И, выход первого элемента И подключен ко второму входу первого выходного триггера, выход второго элемента И соединен со вторым входом второго выходного триггера и с первым входом третьего выходного триггера, второй вход которого подключен к выходу третьего элемента И, выходы пер-. вого и второго выходных триггеров через сумматор по модулю два соединены со входом элемента ИЖ, выход которого подключен ко входу ввода блока памяти, входы управления которого подключены к выходам блока управления, первый и второй выходы блока памяти соответственно подключены ко вторьм входам первого и второго элементов И. второму входу третьего элемента И, адресные входы блока памяти подключены к выходам коммутатора, входы управле1шя которого соединены с выходами триггера управления, первая и вторая группы входов коммутатора соответственно подключены к адресным выходам первого и второго формирователя импульсов, а выход первого формирователя импульсов соединен со вторым входом второго формирователя импульсов. 2. Генератор по п.1,.о т л и чающийся тем, что первый форирователь импульсов содержит послеовательно соединенные коммутатор реверсивный счетчик, выходы котоого являются адресными выходами и

формирователь импульсов содержит последовательно соединенйме первый коммутатор, реверсивный счетчик и дешифратор, выход которого подключен к первым входам первого и второго коммутаторов, выходы второго коммутатора соединены с разрядными входа1 ш реверсивного счетчика, выходы которого являются адресными выходами, второй вход второго когфгутатора соединен со вторым входом первого коммутатора и является вторым входом формирователя импульсов, третий вход первого коммутатора является первым входом формирователя импульсов, а третьи входы второго ксммутатора являются первой группой входов формирователя импульсов.

4, Генератор по п. I, отличающийся тем, что блок управления содержит последовательно соединенные элемент ИЛИ и линию задержки входы элемента ИЛИ являются входами блока управления, причем первый и третий входы элемента ИЛИ соединены со входами триггера, выход которого и выход линии задержки являются выходами блока управления.

Источники информации, принятые во внимание при экспертизе

1.Авторское свидетельство СССР № 437062, кл. 0-06 F 1/02, 1973.

2.Авторское свидетельство сССР № 615516, кл. & 06 F 1/02, 1976.