Цифровой демодулятор сигналов относительной фазовой модуляции Советский патент 1975 года по МПК H03K13/20 

частотой, на выходе одной из схем сов/п-адения дешифратора 3 соответствует: на выходе а - «скачку фазы 0°, на выходе б - «окачку фазы 90°, на выходе в - «скачку фазы 180. .на выходе г - «окачку фазы 270°.

Через схему «ИЛИ этот «мпульс подается на управляющий вход узла запоминания фазы, т. е. устэн авлчюает триггера в группах триггеров 7 и 8 в исходное состояние в результате чего запоминается фаза пришедшей посылки. Это происходит потому, что коэффициент деления п делителя частоты, состояш,его из групп триггеров 7 и 8 и частота задающего генератора б выбираются таким образом, что частота на выходе делителя соответствует несущей рабочей частоте

П

При коэффлщиште деления п пернод рабочей частоты frao разбит на п временных интервалов, сгруппированных в четыре зоны но-2-

временных интервала в каждой зоне.

Появлен.ие Ийшулвса во В1ремя отсчета фазы на одном из выходов деш1иф|ратора 3 соответствует савпадению его с .временным ннтерв-алом одной нз четырех зон или окачкам фазы «а 0°, 90°, 180°, 270° огноситёльно фазы ,з предыдущей посылке.

С помощью блока .совпадения 9, подключе-нного 1К выходу узла запоминания фазы, набираются 301НЫ ожидания «скачка фазы. После установки дгЛНтеля частоты, состоящего из прупп триггеров 7 и 8 в исходное состояние, сигналы, поступающие на блок €о.впаденпя 9 узла формирования тактовой частоты к несущие информацию о фазе, совпадают по времени с исходной , поэтому онн отсутствуют на выходе -блока совладения 9.

При «с.кач1ке фазы импульсы поя1вляются на выходе блока совтадеяия 9, а, следовательно, Н на выходе схемы «ИЛИ 10 узла 2 формнрова ния тактовой частоты, при этом они воздействуют на схему 11 выделения импульса управлен ия.

Схема 11 выделения имиульса управления представляет собой триггер с раздельный и входами. На один нз входов поступают сигналы со схемы «ИЛИ 10, а на другой по ynpaiBляющему входу узла 2 фор:м1ирования тактовой частоты со схемы «ИЛИ 4 поступает нмпульс устаназк триггеров в исходное состояние.

Таким обоазом, па выходе схемы И зыделеипя нмпульса уцравления может появиться п: 1пульс один раз за в.ремя длнтельности элементарной посылки при наладчиц «скачка фазы. Этот 1Н.мпульс ноступает на вход .блока 12 тактовой си.нхронизаиии, который выдает нмнульсы на схему совп-адення 5, сдаииутые относительно начала элемеитараюй посылки на время .нестацио(ц.арности т. В cxciMe совпадения 5 осуществляется нр.ивязка входных снгнало1В, несущих информаДню о фазе к тактовой частоте. Из-за наличия в приемном устройстве фильтров с полосой иропускания по сигналу переходные процессы заканчиваются только к |КОИ.цу длптелыюсти

элементарной носылки, вследствие чего можно использовать при деш.нф раци1 сиг)1ала метод одиночных проб, прн этом тактовые и мпульсы необхо.димо сдв н1уть относительио начала элементарной иосыл.кп на (Время Т.

Таким образом, одиночный импульс, ирнвязаииый к тактовой частоте, -взятый со сдвн-. гом t относнтелыно начала элементарной посыл.ки, поступает с выхода схемы совпадения 5 на дешифратор, вы.ходы которого являются

выходамИ цифрового демодулятора, несущ пгн 11.нфар1мацию о фазе.

П р е д М е т изобретения

. Цифровой демодулятор сигналов относительной фазовой модуляции, содержащий узел запоМИнания фазы, выход которого подключен одновремен но IK первым 1вхо.да-м дешифратора разности фаз т узла формирова1иня тактовой

частоты, выход которого подключен к одному из входов схемы совпадения, отличающийся тем, что, с нелью повышения иадежности, .выходы дешифратора р-азности фаз через схему «ИЛИ подключены одиовремеино к управляющим входам узла запоминания фазы и к управляющему входу узла формирования тактовой частоты, при этом .ко второму входу дешифрато.ра разности фаз подключен выход схемы совпа.дення, ко второму входу которой

подключен информационный вход узла формирова1ння та.ктовой частоты.

2. Демодулятор по п. 1, отличаюш,ийся тем, что узел формирования выполнен в виде последовательно соединенных блока совпадения,

схемы «ИЛИ, схемы выделения И .мнульса унравлбния и блока тактогвой синхроинзацатн, нричем второй вход схемы выделенп-ш импульса управлетвия является управляющим входом узла формирования тактовой частоты, а информацнонный вход последнего является вторым входом блока совпадения.

1I