Преобразователь перемешение-код Советский патент 1975 года по МПК G08C9/00 

ный и неинвертированный входы, схемы «И 6, норогового элемента 7, датчика 8 положения объекта со считывающим элементом 9, расположенным против кодирующей дорожки с наименьщей ценой деления, считывающими элементами 10, разделенными на группы 11, 12 и 13, и со схемами «ИЛИ 14-1У. Преобразователь рассматривается для случая, когда датчик положения, входящий в преобразователь, имеет считывающие элементы, разделенные конструктивно или функционально на три группы. 1акими преобразователями могут быть двоично-десятичные или десятичные преобразователи. Считывающие элементы в этих преобразователях могут быть сгруппированы по их принадлежности к десятичным разрядам. Каждая из групп считывающих элементов имеет свою шину «Опрос 20, 21 и 22, к которым подключены соответственно первый 23, второй 24 и третий 25 тактовые выходы генератора 4. Выход 23 генератора подключен также к одному из входов схемы «И 6 и к инвертированному входу схемы «И 5. Сигналы бгз, Uzt и L/zs указанных выходов генератора имеют форму прямоугольных импульсов (фиг. 2, а, 6, в) с периодом Т следования, длительностью tn и скважностью , где п - число групп элементов считывания. Импульсы соседних тактовых выходов сдвинуты один относительно другого на время, равное tn. Кроме тактовых выходов, генератор имеет синхронизирующий выход 26 и синхронизирующий выход с задержкой 27, которые соединены со счетными входами триггеров 3 и 2. Импульсы 26 на выходе 26 (фиг. 2, г) совпадают по времени с началом тактовых импульсов, а импульсы L/zj (фиг. 2, с) сдвинуты относительно импульсов 6/26 на время 4д задержки, которое не превышает длительности тактовых импульсов tn. Выходы считывающих элементов 10, выполняющих одинаковые функции в разных группах, подключены к входам одних и тех же схем «ИЛИ. Например, выходы всех первых считывающих элементов подключены к входам схемы 14, выходы вторых - к входам схемы 15 и т. д. Кодовые входы Cj, Cz,...., Cj,..., Cft логической схемы 1 соединены с выходами схем «ИЛИ 14-19, а ее входы дискретизации Bi и согласования отсчетов BZ - с выходами схем «И 6 и 5 соответственно. Выход триггера 3 подключен к неинвертированному входу схехмы «И 5. Установочные входы этого триггера связаны с выходами триггера 2, установочные входы которого соединены с инвертированным А и неинвертированным Л выходами согласования отсчетов логической схемы 1. Выход порогового элемента 7 подключен к второму входу схемы «И 6, а его вход - к выходу элемента 9 считывания. Преобразователь работает следующим образом. Первый тактовый импульс на выходе 23 генератора 4 опрашивает первую группу 11 элементов считывания, запрещает прохождение сигналов триггера 3 через схему 5 и разрешает прохождение сигналов порогового элемента 7 через схему 6. Сигналы опрошенных элементов считывания через схемы «ИЛИ 14-19 воздействуют на кодовые входы схемы 1. В этот же такт на вход BI через схему 6 поступает информация в виде сигналов порогового элемента 7 о состоянии элемента 9 считывания, чем задается дискретность преобразования. Сигналы, поступающие на входы схемы 1, преобразуются в определенный код числа на ее кодовых выходах DI, D, ..., Di,..., 7i и в сигналы согласования на выходах Л и Л. Состояние выходов Л и Л запоминается триггером 2 в каждом такте, причем в те моменты времени, когда на его синхронизирующий вход поступают импульсы . В связи с этим сигналы Uz на единичном выходе триггера 2 сдвинуты по времени относительно сигналов и А выхода Л на время задержки 4д. В начале каждого такта триггер 3 запоминает состояние выходов триггера 2, так как его синхронизирующий вход связан с выходом 27 генератора, и следовательно сигналы бз на его единичном выходе сдвинуты по времени относительно сигналов Uz на время, равное tn-4д, а относительно UA. на длительность импульса tn. Таким образом, с помощью двух триггеров 2 и 3, управляемых генераторов 4, сигналы согласования отсчетов задерживаются на длительность тактового импульса. Второй тактовый импульс на выходе 24 генератора 4 опрашивает следующую группу 12 элементов считывания. Во втором такте схема 5 открывается для сигналов триггера 3, а схема 6 закрывается для сигналов элемента 7, так как на выходе 23 генератора, к которому подключены входы указанных схем «И, в этом такте и во всех следующих отсутствуют импульсы. Сигналы элементов считывания группы 12 поступают на кодовые входы схемы 1 через схемы «ИЛИ, а сигналы согласования отсчетов - на вход Вг через схему «И 5. На кодовых выходах логической схемы 1 формируется код числа, соответствующий состояниям элементов считывания группы 12 с учетом состояний элементов считывания группы 11 (т. е. с учетом сигналов согласования). В третьем такте рабочий процесс аналогичен процессу работы преобразователя во втором такте и далее он циклически повторяется. С целью устранения влияния коммутационных помех на работу преобразователя, считывание информации с элемента 9 осуществяется непрерывно. Для этого элемент 9 подлючен непосредственно к источнику « питаия, а сигналы порогового элемента 7 передаются периодически на вход В схемы 1 через схему «И 6. При таком подключении

пороговый элемент 7, определяющий фактически границы отсчетных значений измеряемой величины, развязан электрически как по входу, так и по выходу с источником коммутирующих напряжений, т. е. с генератором 4. В этом случае пороговый элемент, а следовательно, и преобразователь в целом не реагируют на коммутационные помехи.

Предмет изобретения

Преобразователь перемещение-код, содержащий датчик положения с группами элементов считывания кода, подключенный к входам логической схемы преобразования кода и пороговый элемент, соединенный входом с выходом элемента считывания, расположенного против кодирующей дорожки с наименьшей ценой деления, отличающийся тем, что, с целью упрощения и повышения надежности работы преобразователя, в него введены два триггера, схемы «ИЛИ, схемы «И и тактовый генератор, подключенный тактовыми выходами к группам элементов считывания, причем первый тактовый выход генератора подключен также к инвертирующему входу первой схемы «И, а его выходы, синхпонизирующий и синхронизирующий с задеожкой, подключены к входам синхронизации соответственно первого и второго триггеров, одноименные выходы элементов считывания подключены к входам соответствующих схем «ИЛИ, выходы которых связаны с кодовыми входами логической схемы преобразования

кода, подключенной выходами согласования отсчетов к установочным входам второго триггера, подключенного выходами к установочным входам первого триггера, выход которого соединен с неинвертирующим входом первой схемы «И, подключенной выходом к согласующему входу логической схемы преобразования кода, выход второй схемы «И соединен с входом дискретизации логической схемы преобразования кода, а входы соединены

с первым тактовым выходом генератора и с выходом порогового элемента, а элемент считывания, расположенный против кодирующей дорожки с наименьшей ценой деления, соединен с источником питания.

2

а

А 4

%

6

I-I I-I

% tn

иг. зд

и,.

I I I

Vui. 2