Устройство для преобразования структуры дискретной информации Советский патент 1976 года по МПК H04J3/02 

Изобретение относится к электросвязи и может быть использовано для трансформа ции скорости модуляции при введении избыточного кодирования и служебных синхронизирующих сигналов, в качестве эластичной памяти в устройствах, иредназяаченных для временного уплотнения асинхронных каналов, при дискретном сложении информации, принимаемой по параллельным каналам, име ющим различные временные задержки сигна ла и т.п. Известно устройство для преобразования структуры дискретной информации, содержащее регистр памяти с коммутатором на вхо де и индикатор заполнения памяти. Однако известное устройство имеет слож ную коммутацию входных и выходных цепей регистра памяти,что значительно усложняет устройство в целом. Целью изобретения является упрощение устройства за счет упрощения коммутации входных и выходных цепей регистра памяти. Для зтого введены узел для циклической перезаписи и элементы буферной и выравнивающей задержки, при этом выход узла для циклической перезаписи подключен к одному из входов индикатора заполнения памяти через элемент буферной задержки, к другому входу - непосредственно, а выход индикатора заполнения памяти - к разрешающему входу регистра памяти, причем выход регистра памяти подключен к входу элемента выравнивающей задержки непосредственно, а к информационному входу регистра памяти через коммутатор, причем управляющие сигналы поданы на соответствующие входы узла для циклической перезаписи и элемента буферной задержки. На чертеже приведена структурная электрическая схема устройства. Устройство для преобразования структуры дискретной информации содержит узел для циклической перезаписи 1, выполнен ный на элементе ИЛИ 2 и счетчике 3, элемент буферной задержки 4, выполненный на одновибраторе 5, элементе И 6, RS триггере 7 и элементе И-ИЛИ 8. индикатор заполнения памяти 9. вылолнешшй на элементе И 1О, элементе ИЛИ 11 и счетч 12, коммутатор 13, представгаооший собой элемент , регистр памяти 14 и элем выравнивающей задержки 15, выполненный Б атэиггере 16 и DV-триггере 17.

Устройство работает следующим образом.

Во время циклической перезаписи производится считывание. Считывающий импульс, поступающий на вход 18, с которого осуществляется управление устройством имеет длительность Т, где - интервал тактовой синхронизапии, определяющий дискретное время, в котором работает устройство. Считывающий импульс запускает узел 1. На инверсном выходе нулевого состояния счетчика 3, имеющего емкость

Я + 1, вырабатывается сигнал интервала перезаписи длительностью П , задержанный на Т относительно считывающего импульса.

Сигнал перезаписи через элемент ИЛИ 11 поступает на индикатор заполнения памяти 9 для съема с него величины запаса данных VV и для уменьщения величины запаса данных на единицу.

Так как сигнал перезаписи подан на вход разрешения счета счетчика 12, емкостью fl - 1 , то по окончании сигнала перезаписи в счетчике оказывается число W-1 .

Кроме того, сигнал перезаписи поступает на вход разрешения сдвига регистра памяти 14 и на коммутатор 13 для под- ключения выхода старшего разряда Qn регистра памяти 14 и к его входу первого разряда. Запас данных хранится в первых 4 ячейках регистра памяти 14. Поэтому с задержкой на ( П W ) Т относительно начала сигнала перезаписи очередной единичный элемент, подлежащий считыванию, окажется в старщей ячейке регистра

памяти 14.

На следующем тактовом интервале этот единичный элемент при помощи импульса переполнения, вырабатываемого на выходе счетчика 12 будет записан в J)V -триггер 16. После привязки в DV -триггере 17 этот единичный элемент поступает на выход устройства,

Запись сигнала данных в регистр памяти 14 производится вне интервала перезаписи. Если импульс записи совпадает по зремени с интервалом перезаписи, то он .запоминается в RS -триггере 7 до око1гчания интервала перезаписи, после чего считывается с триггера 7 сигналом

4

длательне5стьнз Т , задержанным благодаря одновибратору 5 относительно начала интервала перезаписи на время ЯТ. Импульс записи осушествляет запись входного сигнала данных, подаваемьгх на вход 19, в регистр памяти 14 и однов; еменно увеличивает число в счетчике 12 на единицу.

Для записи в индикатор заполнения памяти 9 начального числа служит элемент И 1О, Если бы не было элемента И 1О, то при нахождении в счетчике 12 во время записи числа ft он перешел бы в состояние нуль, а с приходом очереного считывающего импульса - в состояние

Л и т. д. Присутствие элемента И Ю исключает возможность такого ненормального режима работы.

Если запись в регистр памяти 14 производится во время циклической перезаписи, работа устройства почти не отличается от рассмотренной выще - импульс записи подается вместо считывающего импульса и наоборот, импульс переноса с счетчика 12 подается на коммутатор 13 для подсоединения в нужный момент времени входа сигнала данных устройства к регистру памяти 14, а разрешение записи в триггер 16 производится сигналом с выхода элемента буферной задержки 4. В этом варианте в индикаторе заполнения памяти 9 оказывается число, равное не запасу данных, а резерву памяти, т. е. количеству незанятых разрядов регистра памяти 14.

Выходные сигналы снимаются с выхода 2О.

Формула изобретения

Устройство для преобразования структур ры дискретной информации, содержащее регистр памяти с коммутатором на входе и индикатор заполнения памяти, отличающееся тем, что, с целью упрощения коммутации входных и выходных цепей регистра памяти, введены, узел для циклической перезаписи и элементов буферной и выравнивающей задержки, при этом выход узла для циклической перезаписи подключен к одному из входов инднкатора заполнения памяти через элемент буферной задержки, к другому входу - непосредственно, а выхо инднхаторе заполнения памяти - к разрешающему входу регистра памяти, причем вы- ход регистра памяти подключен к входу элемента выравнивающей задержки неоосредст венно, а к информационному входу регистра памяти через коммутатор, причем уг аваяюшие сигналы поданы на соответствующие входы узла дня циклической перезаписи и элемента буферной задержки.