Реверсивный делитель частоты Советский патент 1976 года по МПК H03K23/02 

1

Изобретение относится к импульсной технике, в частности к реверсивным делителям частоты, которые могут также служить счетчиками импульсов в двоичном коде и используется в электроприводах переменного и постоянного тока, устройствах автоматики и вычислительной техники.

Известен реверсивный делитель частоты,содержащий каналы деления, каждый из каналов состоит из кольцевого делителя частоты, каждый разряд которого выполнен на двух триггерах.

Однако известное устройство не обладает высокой надежностью работы.,

С целью повышения надежности работы устройства в каждый канал деления введены четыре элемента И и два элемента ИЛИ, к входам которых попарно подключены выходы элементов И, при этом входы первого элемеита И подключены к инверсным выходам триггеров каждого разряда кольцевого делителя частоты, выходы второго элемента И - к прямым выходам триггеров, входы третьего элемента И - к инверсному выходу первого и к прямому выходу второго триггеров, входы четвертого элемента И - к прямому выходу первого и к инверсному выходу второго упомянутых триггеров каждого разряда кольцевого делителя частоты.

На чертеже приведена электрическая структурная схема одного канала деления реверсивного делителя частоты.

Канал деления содержит кольцевой делитель 1 частоты на двух триггерах 2 и 3 с входными шинами 4-7, элементы И 8-11 и элементы ИЛИ 12-13.

Реверсивный делитель частоты работает следующим образом.

Подачей сигнала на входную шину 4 кольцевого делителя устанавливают триггер 3 в одинаковое положение с триггером 2, а подачей на входную шину 5 устанавливают триггер 2 в противоположпое положение с триггером 3. Подачей сигнала на входную шину 6 устанавливают триггер 2 в одинаковое положение с триггером 3, а подачей сигнала па входную шипу 7 устанавливают триггер 3 в противоположное положение с триггером 2.

Цифры «1 в разряде определяют с выхода элемента ИЛИ 12, входы которого соединены с выходами элементов И 8 и 9. Цифру «О определяют с выхода элемента ИЛИ 13, входы которого соедппены с выходами элементов И 10 и 11.

Работа канала деления реверсивного делителя частоты для ирямого и обратного следования входных импульсов приведена в таблице. При следовании импульсов на входные шины 4, 6, 5, 7 первый импульс поступает на входную П1ину 4 и устанавливает триггер 3 в одинаковое положение с триггером 2. В делителе разряда записана цифра «1, а на выходе элемента И 9 появляется сигнал. Следующий импульс поступает на входную шину 6 для установки триггера 2 в одинаковое положение с триггером 3, однако переключения нет, так как триггеры уже находятся в одинаковом положении. Следующий по порядку импульс поступает на входную шину 5 и устанавливает триггер 2 в противоположное положение с триггером 3. В разряде делителя дана цифра «О и на выходе элемента И 10 появляется сигнал. При поступлении на входную шину 7 импульса для установки триггера 3 в противоположное положение с триггером 2 схема не переключается, так как они уже установлены в противоположное положение и т. д. Следовательно, нереключение в схеме разряда происходит только при поступлении импульсов на входные шины 4 и 5, а на выходе появляются периодически цифры «1 и «О, что соответствует режиму суммирования. 8это время на выходах элементов И 8 и 10, 9и 11 появляются сигналы в последовательности входных имнульсов, но с частотой в два раза ниже. При поступлении входных импульсов на входные шины 7, 5, 6, 4 первыми импульсами, которые производят переключение в схеме, являются импульсы, поступающие на входные шипы 7 и 6, а импульсы, поступающие на входные шины 4 и 5, переключений не вызывают, поэтому переключение происходит в соответствии с таблицей снизу вверх, и на выходе периодически появляются цифры «О и «1, что соответствует режиму вычитания, при этом на выходах элементов И 9, 10, 8 и 11 появляются сигналы в последовательности входных импульсов, но с частотой в два раза ниже. Формула изобретения Реверсивный делитель частоты, содержащий каналы деления, каждый из каналов состоит из кольцевого делителя частоты, каждый разряд которого выполнен на двух триггерах, о тличающийся тем, что, с целью повышения надежности работы устройства, в каждый канал деления введены четыре элемента И и два элемента ИЛИ, к входам которых попарно подключены выходы элементов И, при этом входы первого элемента И подключены к инверсным выходам триггеров каждого разряда кольцевого делителя частоты, выходы второго элемепта И - к прямым выходам триггеров, входы третьего элемента И - к инверсному выходу первого и к нрямому выходу второго триггеров, входы четвертого элемента И - к прямому выходу первого и к инверсному выходу второго триггеров каждого разряда кольцевого делителя частоты.

4 j

5

7

11

LJ

13