Реверсивное счетное устройство Советский патент 1988 года по МПК H03K23/62 

00 со

00

о со

1 13 Изобретение относится к импульс- н0й технике к может. быт1л использовано в электроприводах постоянного и переменного тока с цифровым управлением j а также в системах автоматики. Цель изобретения - ГЕОВьнпение надежности путем сокращения количества элементов при формированик многофазного кода.

На чертеже представлена фукктдао- нальная схема устройства,

; РвЕврсивпое счетное устройство со- дфржит группу разрядов 1 , каж,цьв1 из кфторых имеет в своем составе два Е$-триггера 2 и 3, восемь элементов ИгИЕ 4-11, четыре элемента И 12-15, четыре входа и четыре (зыу.ода. каж;п, из которых является вы/содом соответ- сгвугащего элемента Л и для каждого гфедьщущего разряда соединен с соот- вётствующик входом последующегс раз-ряда. Первые входы первого 12 и четвертого 15 элементов И соединены с инверсным вькодом первого триггера 2 а: вторые входы первого 12 и четвертого 5 элементов И подключены соответственно к инверсному и прямому выходам второго триггера,, Первые входы второго 13 и третьего 14 элеме;-1тов И срединешя с выходом первого т| иггера 2 а вторые входы второго 13 и третьего 14 элемен:тов И подключены соответственно к прямому и ин- BEpcHoivfy выходам второго триггера 3

: Первый вход разряда .соединен с пер в|ь:(ми входами первого 4 и четвертого 7| элементов И-НЕ, выходы которых сое- соответственно с первым инверсным входом установки в второг о триггера и с первым инверсным входом установки в О второго триггера Вторые входы первогх) к четвертого элементов И-НЕ соединены соответственно с прямым и иг:версны 5 выходами первого триггера

., первые инверсные иходы установки в i и О которого г одключекы к выходам соответственна пятого 8 и восьмого 11 элементов И-НЕ первые входы которых являются третьим кходом разряда, а вторые входы соеди- непы соответственно с npeivbiivi р-; инверсным выходами BTopoi o триггера 3, вторые инверсные входы установки в 1

II О KOTOpoi O подключены к выходам

с

соответственно второго э и третьего

6 элементов И-НЕ, первые входы кото- являются четвертгл-г входом разряда, а вторые входы подключены соот0

5

0

09

5

д

0

5

ветственно к инверсному и прямому выходам первого триггера 2, вторые инверсные входы установки в и в О которого соединены с выходами соответственно седьмого 10 и шестого 9 элементов И-НЕ, первые входы которых являются вторым входом разряда, а вторьте входы подключены соответственно к инверсному и ггрямому выходам второго триггера 3„ Входы первого разряда являются входами устройства а выходы последнего разряда - первыми выходами устройства.

Устройство также содержит преобразователь 16 кодов и в каждом разряде введены ггрямой 17 и инверсный 18 выходы кода Грея и прямой 19 и инверсный 20 выходы двоичного кода, являющиеся прямь М и инверсным выходами соответствен по первого 2 и второго 3 триггеров данного разряда, причем при четном числе разрядов в счетном устройстве выходы двоичного кода и кода Грея каждого нечетного разряда соединены с входами преобразователя кодов, а при нечетном числе разрядов в счетном устройстве к входам преобразователя кодов подключены зькоды кода Грея всех разрядов, кроме последнего 5 и выход двоичного кода предпоследнего разряда, выхо.ды преобразователя кодов являются вторыми входами 21 устройства,,

Устройство работает следуюп им обр аз ом„ I

При работе в режиме суммирования на

на входные шины i-ro разряда поступа- KiT сигналь, в пос. 1едовательности ( ,

(fi) , (а Г , (f Y .

При поступлении сигнала (А) первьм RS-триггер устанавливает второй триг- rgp при noMOiiiw элементов 4 или 7 в одинаковое с собой положение

След:/ия11ий за ним сигнал () приходит для того., чтобы второй триг- 1 ер установил первый в одинаковое с собой положение, но триггернз уже находятся в одинаковом положении и, следовательно, переключения не происходи т

Затем приходит и sпyльc ( } , когда второй RS-триггер устанавливает первый в противоположное к себе положение, что осуществляется при помощи элементов 9 или 10.

Следутвдий сигнал (jb Y приходит для того, чтобы первый RS-триггер установил второй в противоположное

бе положение, но эти триггеры уже находятся в противоположном положении и, следовательно, переключения не происходит.

Затем снова поступает сигнал (о() когда первый триггер устанавливает второй в одинаковое с собой положение, и т.д.

Таким образом, переключение триг- геров разрядного делителя осушест- . вляется только от сигналов (о() { d } При этом взаимное расположение сигналов с выходов RS-триггера разряда соответствует режиму, когда первый RS-триггер вьщает сигнал в коде Грея а второй RS-триггер в двоичном коде.

В режиме вычитания входные сигналы с предыдущего разряда следуют в обратной последовательности, а имен- но (f) , (d Y , (рГ , (о() . Первы- ми импульсами, которые вызьгоают переключение в схеме одноразрядного делителя, являются импульсы (в ) ,Л) ,

а импульсы 10( ) , (с() приходят после соответствующего переключения RS тpиггepoв и поэтому схема делителя работает только в режиме вычитания .

Таким образом, при изменении направления вращения вала датчика меняется порядок следования импульсов ()э (/) (с() , (JS) на его выходных шинах и этот порядок следования импульсов также меняется на всех выходных шинах разрядов 1. Прямой порядок следования этих импульсов приводит к тому, что реверсивное счетное устройство работает в режиме суммирования, а при обратном порядке их следования - в режиме вычитания. При этом на выходных шинах разрядов выдаются сигналы кода Грея и сигналы двоичного кода.

При нечетном числе разрядов К, например , на вход преобразовател 16 кодов i-й системы счисления поступают сигналы кода Грея первого и второго разрядов и сигнал двоичного кода второго разряда Ъ2. На выходных шинах преобразователя должны формироваться при этом сигналы четьфех- фазного кода , которые являются непрерывными цифровыми множествами, состоящими из цифр О -

xj V2 V 3 , V 3 V4

l-j. 4 Ч 5 v6 .

Сигнал первой фазы 1 составляется из логической сукьты произведений q,b, 2 и q,qj/ 3 4 4, сиг- нал второй фазы Т, совпадает с сигналом хода Грея q . Сигнал третьей фазы 1., составляется из суммы двух логических произведений ,

q,b,5

зы 1,

, а сигнал четвертой фа- совпадает с сигналом двоичного кода bJ. Таким образом, на выходных шинах преобразователя i6 формируются сигналы многофазного кода.

Формула изобретения

Реверсивное счетное устройство, содержащее группу разрядов, каждь й из которых имеет в своем составе два Б8-триггера, восемь элементов И-НЕ, четыре элемента И, четыре входа и четыре выхода, каждый из которых является выходом соответствующего элемента И и для каждого предыдущего разряда соединен с соответствующим входом последзпощего разряда, первые входы первого и четвертого элементов И соединены с инверсным ВЫУ.ОДОМ первого триггера, а вторые входы первого и четвертого элементов И подключе ны соответственно к инверсноъгу и прямому выходам второго триггера, первые входы второго и tpeTbero элемен- тон И соединены с прямым выходом пер вого триггера, а вторые входы второго и третьего элементов И подключены соответственно к прямому rt инверсному выходам второго триггера, первый вход разряда соединен с первыми входами первого и четвертого элементов И-НЕ, выходы которых соединены соответственно с первым инверсным входом установки в единицу второго триггера и с первым инверсным входом установки в О второго триггера, вторые входы первого и четвертого элементов И-НЕ соединены соответственно с прямым и инверсным выходами первого триггера, первые инверсные входы установки в 1 и в О которого подключены к выходам соответственно пятого и восьмого элементов И-НЕ, первые входы которых соединены с третьим входом разряда, а вторые входы соединены соответственно с прямым и инверсным выходами второго триггера, вторые инверсные входы установки в I и

установки в О которого подключены к выходам соответственно второго и Т ретье1ГО элементов И-НЕ, первые входы которых соединены с четвертым входом разряда, а вторые входы подключены с отв тственно к инверсно1 у и прямом;/ в1Цход 1м первого триггера р вторые инверсные входы установки в I и в С) которого соединены с выходами соот- ветственно седьмого и шестого элемен- TUB , первые входы которых являются вторым входом разряда, а вторые в1соды подключены соответственно к ий- вЬрсному и прямомз выходам второго триггера, входы первого разряда явля входами устройства, а выходы по- сЬеднего разряда являются первыми выходами устройства, отличающееся тем, что, с целью повыше- надежности путем сокращения коли- ч ества элементов при фюриировании мно гЬфазного кода, в устройство Бведеы п|рео6разователь кодов и в каждом разряде введены прямой и инверсный выходы кода Грея и прямой и инверсный выходы двоичного кода, прямой и инверс- ньпй выходы кода Грея в каждом разряде соединены соответственно с прямым и инверсным выходами первого триггера, прямой и инверсный выхода двоичного кода в каждом разряде соединены соответственно с прямым и инверсным выходами второго триггера, причем при четном числе разрядов счетного устройства к входам преобразователя кодов подключены выходы двоичного кода и кода Грея каждого нечетного разряда, а при нечетном числе разрядов счетного устройства к входам преобразователя кодов подключены выходы кода Грея всех разрядов, кроме последнего, и выход двоичного кода предпоследнего разряда, выходы преобразователя кодов являются вторыми выхо- да1.ш устройства.

Изобретение относится к импульсной технике и может быть использовано в электроприводах постоянного и переменного тока с цифровым управлением, а также в системах автоматики. Цель изобретения - повьшение надежности. Это достигается путем сокра.щения количества элементов при формировании многофазного кода. Устройство содержит группу разрядов 1, каждый из которых имеет в своем составе RS-триггеры 2 и 3, элементы И-НЕ 4-11, элементы Л 12-15, -четыре входа и четыре выхода. Устройство также содержит преобразователь 16 кодов. В каждом разряде введены прямой 17 и инверсный 18 выходы кода Грея и прямой 19 и инверсный 20 выходы двоичного кода, являющиеся прямым и инверсным выходами соответственно первого 2 и второго 3 триггеров данного разряда. Сигналы многофазного кода формируются на выходных шинах преобразователя кодов. 1 ил. § (Л с: