Устройство преобразования входного сигнала для синхронизации однотактных устройств с разбитыми на группы элеметами памяти Советский патент 1976 года по МПК H03K5/13 

нагрузочной способностью усилителя мощности.

В предлагаемом устройстве смена информации на любом из выходов элемента памяти пре.цы,аущей группы произойдет

обязательно в момент времени, когда на синхронизирующих входах элементов памяти последующих групп имеется потенциал, соответствзтопшй уровню логического нуля что исключает ложную запись информации с пре.цы,аущих групп элементов памяти на последующие, т. е. обеспечивает устойчивое функционирование однотактных элементов памяти. Это поясняется временной диаграммой, приведенной на фиг. 2, где

F. 1 F . F FV, - сигналы на выходах t k и-f n

соответствующих усилителей мощности;

.01 01

а- 5 31 величины за,цержек положителных фронтов тактовых импульсов, синхро- низирующихf -ую и -ую группы

элементов памяти;

,10 ,10

Г ои ; s иы за,цержек от рицательных фронтов тактовых импульсов, синхронизирующихft -ую и I- ую

группы элементов памяти.

Смена информации на выходах t -ой группы элементов памяти начинается в момент времени „, смена уровня

тактового импульса вП -ой последовательности, синхронизирующей последующую группу элементов памяти, произойдет в момент времениL ; промежуток

времениt - t опрепеляется временем переключечияt -го усилителя

мощности.

Если у усилителей мощности не оговорены значения минимальных времен переключения, т. е, можно считать, что это время стремится к нулю, то устойчивость работы предлагаемого устройства не нару- щается- Следовательно, данное устройство позволяет обеспечить устойчивое функционирование однотактных элементов памяти и исключить из измеряемых параметров значения минимальных времен переключения как усилителей мощности, так и элементов памяти, что приводит к увеличению процента выхода годных элементов и уменьщению их стоимости.

Формула изобретения

Устройство преобразования входного сигнала для синхронизации однотактных устройств с разбитыми на группы элементами памяти, имеющих потенциальную систему связей и последовательно соединенные усилители мощности, отличающееся тем, что, с целью увеличения надежности, выход первого усилителя мощности по.цклкяен к синхронизирующим входам последней группы элементов памяти, выход второго усилителя мощности подключен к синхронизирующим входам предпоследней группы, а выход последнего усилителя мощности подсоединен к синхронизирующим входам первой группы элементов памяти.

N