Устройство для синхронизации памяти Советский патент 1990 года по МПК G06F1/04 

1

-j(2l) 4473698/24-24 1(22) 15.08.88 (46) 23.09.90. Вюл. N 35 (72) Д.А.Вруевич, А,Г,Куликов, Р.М.Воробьея и О.В.Садовникона (53) 631.3 (ОЙ8.8) (56) Авторское свидетельство СССР № 1439566, кл. G 06 F 1/04, 1986.

Авторское свидетельство СССР, I 1472893, кл, О 06 F 1/04, 1987.

(54) УСТРОЙСТВО ,ГЩЯ СННХРОНИЗА1ЩИ

1Ш-шт:и ..

(57) 113обретение относится к вычислительной технике и может быть использовано в блоках синхронизации с алаптацией времени вьщачи синхро- низируюпщх сигналов. Целью изобретения является расширение функциональных возмой:ностей за счет обеспечения временного сдвига по шагам„ Устройство содержит триггеры 1-3. элементы ИЛИ 4-9, мультиплексоры 10, 11, элементы И-НЕ 12-15, счетчики 16, 17, дешифратор 19, элементы И 19-21, элемент НЕ 22 с соответствующими связями. 1 ил.

Изобретение относится к вычислительной технике и может быть использовано в блоках синхронизации с адаптацией времени выдачи синхронизирующих сигналов. Целью изобретения является расширение функциональных возможностей за счет обеспечения временного сдвига по шагам. Устройство содержит триггеры 1-3, элементы ИЛИ 4-9, мультиплексоры 10,11, элементы И-НЕ 12-15, счетчики 16,17, дешифратор 18, элементы И 19-21, элемент НЕ 22 с соответствующими связями. 1 ил.

S5

г«

Изобретение относится к пычисли- гелъпоп технике и может быть использовано в блоках синхронизации с адаптацией времени выдачи синхронизирую- рщх сигналов.

Целью изобретения является расширение функциональных возможностей за счет ; беспечения временного сдвига по шагам.

Па чертеже представле°на схема устройства.

Устройство содержит первый 1, рторой 2 и третий 3 триггеры, первый iff, второй 55 третий б, четвертый 7, Пятый 8 и шестой 9 элементы ИЛИ, Первый 10 и второй 11 мультиплексоры первый 12, второй 13, третий 14 и Четвертый 15 элементы И-ИЕ, первый ;1б и второй 17 , дешифратор 8,первы11 195ВТОРОЙ 20 и третий 21 эле- (яеиты И,элемент НЕ 22,выход 23 признака Начала такта, выход 24 признака ре- штоа настройки, вход 25 разрешения ;увега1чения времеиного сдвига выход- :ных синхросигналов устройства, выход 26 признака отказа устройства, . вход 27 разрешения работы устройства выход 28 признака начального состояния устройства, выход 29 признака уменьшения периода устройства, тактовые выходы 30-36, входы 37-44 группы входов задания начальных условий устройства.

Устройство р аботает следую1 (им образом. 1 ,

В начале устройство устана-вливается в исходное состояние путем сброса в О триггеров 1-3 и счетчиков 16 и 17 (цеиь начальной установки не показана).После этого устройство переходит в режим настройки си нхросигна- лов (СС), в процессе которой с помощью ЭВМ или средств встроенного контроля проводится тестирование управляемого объекта, например, оператив- 1гой-памяти, при .каждом обращении к ней устройство выдает последовательность СС, время задержки между кото- рыг.щ определяется как числом, так и величиной .разделягоррте их элементарных шагов, причем начальная последовательность СС формируется с мак- симальн1фи интервалами, что гаранти рует надежную работу памяти, но не обеспечивает высокого быстродействи Лдя повышеш1я быстрод,ечствия устройство выдает в формирователь синхросигналов управляющие сигналы, вызы

0

5

0

5

0

5

0

45

. 50

55

ваюпр-ie сдвиг . Настрочка заканчивается устанзвкой синхросигналов вблизи границы области устойчивой работы на расстоянии, обеспечивающем надежную работу оперативной памяти при небольршх колебаниях температуры и питаюп ;их напряжений, По окончании настройки устройство переходит в рабочий режим, в течение котброго производится запись и считывание из ОЗУ полезной информации.

При достаточно малой величине элементарного шага (увеличение приводит к снижению быстродействия) в оперативной памяти возможно появление сбоев, например, ввиду значительных изменений температуры или питаю- ГЦ-1Х напряжений, вероятность которых вфзрастает с увеличением продолжительности работы ОЗУ, При этом установленных в режиме настройки интерна- лов между СС может оказаться недос- для надежного функционирова7 ния памяти в новых условиях. В последнем случае устройство формирует управляющие , вызываюгцие сдвиг СС в глубину области.устойчивой работы на небольшое число элементарных шагов, повыиая тем самы надежность . работы ОЗУ без значительного снижения быстродействия.

НазначеьЕне входных и выходных сигналов устройства состоит в следующем ,

БЫХОД 28 - импульс на этом выходе восстанавливает исходное число шагов между всеми СС. Выход 29 - последовательность импульсов на этом выходе позволяет выбрать в формирователе синхросигналов величину дискретности (элементарного шага) сдвига СС. Первый импульс вызывает уменьшение дискретности с некоторого начального значения до величины В , последующие импульсы - постепенное ее увеличе- 1ше до значения . . Выходы 30-36 - последовательность импульсов, на каж- дом из этих выходов вызывает постепенное увеличение задержки соответствующего СС с шагом ;. Выход 23 - каждый импульс означает переход к настройке очередного СС, вызывая его смещение к началу формирования временной диаграм -1Ы-. Выход 26 - высокий Уровень означает наличие в па- млти устойчивого отказа (УО), не зависящего от ее временной диаграммы, Вьпсод 24 низкий уровень - реядам

10

15

5 15945 настройки, высокий - рабочий режим (РР). Входы 27 и 25,- появление импульса на одном из этих входов означает соответственно работоспособность и неработоспособность памяти при данной временной диаграмме. Вход

37 - высокий уровен указьшает на невозможность дальнейшего увеличения дискретности. Входы 38-44 - высокие уровни указьшают на невозможность дальнейшего увеличения задержки выдачи сортветствукмцего СС.

Так как начальная последовательность СС устанавливается формирователем синхросигналов с максимальными интервалами между всеми синхронизи- рунщи и сигналами, то тестирование памяти заканчивается успешно и на вход 27 поступает отрицительный им- 20 пульс. Поскольку на обоих входах элемента ИЛИ 7 оказьгоаются логические нули (низкие уровни напряжения), то отрицательный импульс с его выхода через элемент И 20 проходит на 25 стробирующий вход дешифратора 18. Б этот момент на информационных вхог дах дешифратора присутствуют логические нули, поэтому отрицательный импульс появляется на его первом выходе и через-элемент И 21 вьщается на вьрсод 29 устройства. Поступив в формирователь синхросигналов, он вы- зьшает уменьшение дискретности сдвига СС с некоторой начальной величины до значения . Хотя число элементар- 35 ных шагов между СС при этом не изменяется, однако за счет .значительного уменьшения величины шага происходит резкое сжатие временной диаграммы памяти. Одновременно отрица- 0 тельньй импульс с вьпсода элемента 1ШИ проходит элемент ИЛИ 4 и своим задним фронтом устанавливает в 1 триггер 1.

Если быстродействие памяти недоста-.45 точно высоко для работы с новой временной диаграммой, то средства встроенного контроля обнаруживают ошибки . и отрицательньй импульс вьщается на вход 25. Пройдя элемент ИЛИ 6, эле- 50 мент И 20, дешифратор 18 и элемент И 21, он поступает в формирователь синхросигналов, который увеличивает дискретность на некоторзто небольшую величину до значения . Если рас- . 55 ширения временной диаграммы оказывается недостаточно для восстановления работоспособности памяти, то отрицательный импульс вновь прступа30

0

5

5

0 5 5 0

5 0 5

16 6

ет на вход 25, что вызывает повторное увеличение дискретности. Этот процесс продолжается до тех пор, пока она не достигает некоторого значения , при котором тестирование памяти заканчивается успешна и отрицательный импульс не поступает на вход 27.

С входа 27 отрицательный импульс через элемент ИЛИ, элемент И 20, дершфратг.р 18 и элемент И 21 проходит в формирователь синхросигналов, где вызывает дополнительное увеличение дискретности до величины f, что необходимо для. последуюгцей надежной работы памяти (успешное .прохождение теста при дискретности f,-. может носить случайный характер). Одновременно отрицательный импульс с выхода элемента ИЛИ 7 через элемент ИЛИ 4 поступает на первый вход элемента POTi 5. Так как на его втором входе присутствует низкий уровень напряжения с инверсного выхода триггера 1, то отрицательньй импульс через элемент ИЛИ 5 проходит на сумкируняций |Вход счетчика 16 и своим задним фронтом записьюает в него единицу. Кроме того, с выхода 23 устройства он выдается в формирователь синхросигналов и переключает его с режима выбора дис- -кретности на настройку первого СС, в результате чего последний смер;ает- ся к началу формирования временной диаграммы.

В случае, если его сдвиг вызывает нарушение работоспособности памяти, отрицательный импульс поступает на вход 25 и, пройдя элемент ШШ 6, элемент И 20 и дешифратор 18, выдается на выход 30 устройства (на информационных входах дешифратора в этот момент присутствует код 001) что вызывает увеличение задержки первого СС на один шаг. При поступлении отрицательного импульса вновь на вход 25 процесс повторяется.

Постепенное наращивание числа шагов между началом временной диаграммы и первым СС происходит до тех .пор, пока работоспособность памяти не восстанавливается и отрицательный импульс на поступает на вход 27. Пройдя элемент ИЖ 7, элемент И 20, дешифратор 18, он выдается на выход 30, обеспечивая дополнительный сдвиг .первого СС на один шаг в глубину обла сти устойчивой работы (успешное прохождение теста в этом случае также может

0 -

быть случайным). -Одновременно отри- цательн1да импульс через элементы ИЛИ 4 и 5 поступает на суммирующий вход счетчика 14, увеличивая его со- держимое на единицу и выдается на выход 23 устройства, в результате установка первого синхросигнала за- канодшается, а второй синхросигнал смещается к началу формирования вре- менной диаграммы.

Установка синхросигналов с второ- |го по шестой происходит аналогично,, I При настройке седьмого синхросиг- нала в счетчике 16 записан код 111 и

|

Йа выходе элемента И 19 присутствует логическая единица (высокий уровень напряжения), Поэтому отрицательный Импульс, пришедший с входа 27 на первьй вход элемента ИЛИ 4, на его фыход не проходд т.Однако он поступае на выход 36 через элемент И 20 и дешифратор 18, вызьшая дополнительньй сдвиг седьмого СС на один шаг. Од- :новременно по заднему фронту отри- :цательного импульса на выходе эле- |мента ИЛИ 7 устанавливается в 1 триггер 2, в результате чего на выхо 24 устройства вьщается признак рабочего режима, свидетельствуюрщй о го- товнос.ти памяти к работе. Прохржде- ние последующих импульсов с входа 27 на выход элемента ИЛИ 7 блокируется логической единицей на его втором входе.

Если в памяти присутствует неисправность, не зависящая от ее временной диаграммы, то отрицательный импульс после первого тестирования поступает не на вход 27, а на вход 25. В этот момент на управляющих входах мультиплексора 10 присутствую логические пули, а на первом инфор- мащ1онном входе - логическая единица, свидетельствующая о невозможное- ти дальнейгаего увеличения дискрет- .ности (начальная временная диаграмма формируется с максимальными задер ками между всеми СС). Поэтому на выходе мультиплексора 10 оказывается логический ноль, а на выходе элемента И-НЕ 12 - логическая единица, поступающая на второй вход элемента 1ШИ 6 и информационньпЧ вход триггера 3. В результате отрицательный импульс с входа 25 на выход элемента 11Ш 6 не проходит, В то же время по его заднему фронту устанавливается в 1 триггер 3, что приводит к выдаче

на выход 26 устройства признака устойчивого отказа. Одновременно логический ноль с инверсного выхода триггера 3 поступает на установочный вход триггера 2, переводя его в единичное состояние и вызывая выдачу на выход 24 признака рабочего режима.

В процессе установки СС может возникнуть ситуация, когда дополнительный сдвиг какого-либо из синхросигналов в глубину области устойчивой работы приводит к недопустимому сокращению задержки между ним и одним из еще не настроенных СС. Например, если в результате дополнителного сдвига третьего СС задержка меж ду 1ШМ и шестым синхросигналом ока- жется меньше допустимой, то при настройке следую1дего, четвертого СС, отрицательные импульсы на вход 25 приходят до тех пор, пока на вход 41 устройства не поступает логическая единица. Так как на управляю1чих вхо дах мультиплексора 10 в этот момент присутствует код 100., то на его выходе оказьшается низкий уровень напржения, поступаюротй на второй вход элемента ИЛИ 9. При наличиии возможности увеличения дискретности на- его первом входе также присутствует низкий уровень. В результате логический ноль поступает на первьй вход элемента ИЛИ 3.

С приходом отрицательного импульса на вход 25 на- обоих входах элемента ИЛИ 8 оказываются низкие уровни и отрицательный импульс с его выхода проходит на вход сброса триггера 3. Так как переключение последнего происходит по положительному перепаду напряжения на синхровходе (заднему фронту отрицательного импульса) , то триггер 3 остается в нулевом состоянии и выдачи признака устойчивого отказа не происходит. Одновременно логическая единица с выхода элемента И-НЕ 12 блокирует прохождение отрицательного импульса через элемент ИЛИ 6.

С выхода элемента ИЛИ 8 отрицателный импульс поступает также на вход сбрса счетчика 16 и через элемент И 21 в формирователь синхросигналов, где увеличивает величину Дискретности. Кроме того, он выдается на выход 28 устройства, восстанавливая исходное число шагов между всеми СС. В результате процесс установки синхросигналов начинается сначала (в счетчике 1 записан нулевой код), но уже с большей величиной дискретности. Таким образом, исключается возможность сбоев при настройке временной диаграммы вызванных дополнительным сдвигом синхросигналов в глубину области устойчивой работы.

В рабочем режиме при отсутствии ошибок в памяти на вход 27 периодически поступают отрицательные импульсы. Однако присутствие высокого уровня на втором входе элемента ИШ- 7 не позволяет им пройти на его выход и сформированная при настройке последовательность СС сохраняется

При значительном изменении температуры или питающих напряжений блок встроенного контроля может обнаружить в памяти ошибку, и на вход 25 поступает отрицательный импульс.

Если в сформированной последовательности СС седьмой синхросигнал устанавливается в крайнем положении и возможность его сдвига в глубину области устойчивой работы отсутствует, то на вход 4А устройства поступает логическая е/щница. Так как на управляюпщх входах мультиплексора 10 прису ствует код IIIjTo на его выходе появляется логический ноль, а н выходе элемента И-НЕ 12 и информационном входе триггера 3 - логическая единица. В результате отрицательный импульс с входа 25 поступает на синхровход триггера 3 и устанавливает его в 1, что приводит к выдаче на выход 26 признака устойчивого отказа. При этом временная диаграмма СС- не изменяется.

Если седьмой синхросигнал не находится в крайнем положении, то отрицательный импульс с входа 25, пройдя элемент ИЛИ 6, элемент И 20, поступает на стробирующий вход дешифратора 18. Так как на его инфор- мационньк входах присутствует код 111 то отрицательньш импульс оказывается на выходе 36, обеспечивая .сдвиг седьмого СС на один шаг в глубину области устойчивой работы. Одновременно отрицательный импульс с выхода элемента ИЛИ б инвертируется элементом НЕ 22, и на втором входе элемента И-НЕ 14 появляется положительный импульс. Так как на первом входе элемента И-НЕ 1А в рабочем режиме при0

5

0

5

0

5

0

5

O

5

сутс гвует логическая единица, то на его выходе оказывается отрицатель- ньй импульс, который поступает на вычитаю11глй вход счетчика 16. По его заднему фронту происходит уменьшение содержимого счетчика 16 на единицу и на его выходах оказывается код 110.

Если сдвиг седьмого СС не приводит к устранению опшбки в памяти, то на вход 25 выдается отрицательный импульс. При отсутствии логической единицы на входе 43 устройства отрицательный импульс, пройдя элемент ИЛИ 6, элемент И 20, дешифратор 18, выдается на выход 35 устройства (на информац {он- ных входах дешифратора присутствует код 110), что вызывает увеличение задержки гаестого СС на один шаг .. Одновременно с выхода элемента ИЛИ 6 отрицательный импульс через элемент НЕ 22 и элемент И-НЕ 14 проходит на вычитающий вход счетчика 16 и уменьшает его содержимое на единицу, в результате чего на его выходах оказывается код 101. Сдвиг синхросигналов с пятого по второй происходит аналогично.

При сдвиге первого синхросигнала отрицательный импульс выдается на выход 30 устройства и поступает на пер- .Bbtfi вход мультиплексора 11. Поскольку счетчик 17 нахо/щтся в нулевом состоянии и на управляющих входах мультиплексора 11 присутствует код 000, то на его выходе появляется положительный импульс, который поступает на второй вход элемента И-НЕ 15. Так как на первом входе элемента И-НЕ 15 в рабочем режиме присутствует высокий уровень напряжения, на его выходе появляется отрицательный импульс , который поступает на вход предварительной записи счетчика 16. По его переднему фронту происходит занесение в счетчик 16 информации с информационных входов, которые соединены с сшной единит ного потенциала.

В результате на выходах счетчика 16 появляется код 111. Одновременно с выхода элемента И-НЕ 15 отрицательный импульс поступает на суммирующий . вход счетчика 17 и своим задним фронтом увеличивает его содержимое на единицу. На выходах счетчика 17 ока- зьтается код 001, который поступает на управляющие входы мультиплексора 11. Таким образом, на первом этапе

перенастройки осуществляется сдвиг с nepBoiro на седьмой СС в глубину области устойчивой работы. Тем происходит увеличение времени задержки между всеми СС и началом формирования временной диаграммы.

При последующих поступлениях отрицательного импульса на вход 25 устройства процесс повторяется, начиная с седьмого СС. Однако, так как на :управляющих входах мультиплексора 11 I присутствует код 001, то на его выхо |де появляется положительный импульс I при сдвиге второго СС. При этом на выходе элемента И-НЕ 1.5 оказьшается отридательньй импульс, поступающий ;на суммирлоР1ий вход счетчика 17 и вход предварительной записи счетчи- ка 16. В результате содерзкимое счетчика 17 увеличивается на единицу и на его выходах появляется код 010, а счетчик 16 переводится в состояние lill. Таким образом, при следующей вы дЗ.Ч1е отрицательного импульса на вход 25 происходит сдвиг на один шаг седьмого, а не первого СС (время выдачи первого синхросигнала не изменяется) . Тем самым на втором этапе перенастройки происходит увеличение времени задержки между первым и всеми остальнымиёинxpocигнaлa ш на величину ..

Лальнейшая выдача отрицательных импульсов на вход 25 приводит к сдвигу с седьмого по третий СС. При этом после третьего этапа перенастройки время задержки между вторым и оставшимися синхросигналами увеличивается на величину ,-.

Таким образом, в рабочем режиме при, значительном измеие1-ши Температуры или питающих напряжений происходит расширение временной диаграммы синхросигналов. Этот процесс мо- иет продолжаться до тех пор, пока очередной сдвиг СС не 17риведет к восстановлению- надсакИого функционирования памяти.

Если ьтого не прюисходит, то после увеличения интервалов между всеми СС в счетчике 17 оказывается код 111. При этом логические единицы появляются на всех входах элемента И-ИЕ 13, и на его выходе оказьшается лоп ческий ноль, которьш пост упает н второй вход элеме:нта И-ПЕ 12. С вы- хада последнего логическая единица поступает на информациоиньй вход

0

5

5

триггера 3 и на второй вход элемента ИЛИ 6. При поступлении очередного отрицательного импульса на вход 25 триггера 3 устанавливается в единич- ,ное состояние и на выход 26 устройства выдается признак устойчивого отказа.

0 Формула изобретения

Устройство для синхронизации-па- мяти, со держащее три триггера,шесть элементов ИЛИ,три элемента И,дешифратор,

5 элемент НЕ,первый счетчик и первый мультиплексор, причем синхровход первого триггера соединен с выходом .первого элемента ИЛИ и с первым вхо-- дом второго элемента ИЛИ, выход которого соединен с суммирующим входом первого Счетчика и является выходом признака начала такта устройства, разрядные выходы первого счетчика соединены с информационны1 И входами , дешифратора, с управляющими входами jiepBoro мультиплексора и с входами . первого элемента И, первьм вход первого элемента ИЛИ соединен с выходом четвертого элемента ИЛИ, с первым входом второго элемента И и с синх- ровходом второго триггера, прямой выход которого соединен с первьм входом шестого элемента ИЛИ, с первым входом четвертого элемента ИЛИ и является выходом признака режима настройки устройства, выход первого элемента И соединен с вторым входом первого элемента ИЛИ и. .с информационным входом второго триггера, первый

0 вход третьего элемента 1ШИ соединен с первым входом пятого элемента ИЛИ, с синхровходом третьего триггера и является входом разрешения увеличения временного сдвига выходных синхро5 сигналов устройства, прямой выход

третьего триггера является выходом признака отказа устройства, инверс- ньй выход третьего триггера соединен с входом установки в 1 второго триггера, информационный вход первого триггера соединен с шиной единичного гготенциапа устройства, инверсный въгход первого триггера соединен с вторьм входом второго элемента Р1ЛИ,стробирую- прш вход дешифратора соединен с выходом второго элемента И, второй вход которого соединен с выходом третьего элемента ИЛИ, второй вход которого сое/шнен с информационным входом

0

0

5

третьего триггера, второй вход четвертого элемента РШИ является входом разрешения работы устройства, выход пятого элемента ГШИ соединен с входами с сброса в О первого счетчика и третьего триггера, с первым входом третьего элемента И и является выходом признака начального состояния устройства, первый инверсньй выход дешифратора ю соединен с вторым входом третьего элемента Н, выход которого является выходом признака уменьшения периода выходных импульсов устройства, выход шестого элемента ИЛИ соединен с вто- 15 рым входом пятого элемента ИЛИ, инверсные выходы дешифратора с второго по п-й являются тактовыми выходами соответственно с первого по п-й устрой- ства, первый информационный вход пер-20 вого мультиплексора соединен с вторым входом шестого элемента ИЛИ и является первым входом группы задания начальных условий з стройсгва, инфор- ма1щонные входы перзого мультиплек- 25 Сора с второго по л-й являются входами соответственно с второго по п-й задания начальных условий устройства, инверсный выход первого мультиплек- . сора соединён- с третьим входом шесте- зо го элемента ИЛИ, о т л и ч а ю щ е е- с я тем, что, с целью расширения- функциональных возможностей устройства за счет обеспечения временного сдвига по шагам, в него введены четы ре элемента И-НЕ, второй счетчик и

35

второй -п.пьтнплексор, причем первым вход первого элемента И-НЕ соединен с инверсным выходом первого мультиплексора, второй вход первого элемента И-НЕ со динен с выходом второго элемента И-НЕ, входы которого соединены с управляю1Т5Ими входами второго мультиплексора и с разрядными выходами второго счетчз ка, первый вход третьего элемента И-НЕ соединен с первьм входом четвертого элемента И-НЕ и с прямым выходом второго триггера, выход первого элемента И-НЕ соединен с вторым входом третьего элемента ИЛИ, выход которого соединен с входом элемента НЕ, выход которого соединен с вторым входом третье- го элемента И-НЕ, выход которого соединен с вычитакшшм входом первого счетчика, выход четвертого элемента И-НЕ соединен с входом разрешения записи первого счетчика и с с5 -ьлчиру1ощим входом второго счетчика, вход сброса в D которого соединен с выходом пятого элемента ИЛИ, второй вход .четвертого элемента И-НЕ соединен с инверсным выходом второго мультиплексора, информационные входы которого с первого по п-й соединены с инверсными выходами дешифратора соответственно с второго по п-й, (п+1)-й информационный вход второго мультиплексора, соединен с информационными входами первого счетчика и с шиной единичного потенциала устройства.