Логический коммутатор Советский патент 1979 года по МПК G06F1/04 

(54) ЛОГИЧЕСКИЙ КОММУТАТОР

1

Изобретение относится к автоматике и вычислительной те.хнике.

В аппаратуре передачи данных, технике связи и дискретной автоматике применяются логические коммутаторы, предна эначенные для выбора одной из входных информационных шин в соответствии с управляюииМ кодом.и выдачи информации с этой шины на выход.

Известен коммутатор, содержащий . блок автономного управления, интерфейсный блок, двоично-десятичные счетчики с дешифраторами, устройство индикадии, ключевые транзисторные матрицы, диодно-,оптронные матрицы l.

Такой коммутатор довольно сложно реализовать в виде большой интегральной схемы.

Наиболее близким по технической сущности к данному изобретению является логический коммутатор, содержащий мультиплексоры, регистр, информационные входы которого соединены соответственно с вьпсодаг.ед мультиплексоров и выходами

коммутатора, выходы регистра подключены соответственно к первым информационным входам мультиплексоров, второй информациойный вход каждого из которых соединен с источником питания коммутатора 2.

Набор мультиплексоров образует трехразрядную схему коммутатора для выбора с восьми направлений. Информационные шины с шести направлений по три разряда в каждом подаются на входы мультиплексоров. При этом самые верхние информационные шины каждой из групп соответствуют нулевому направлению приема (управляющий код ООО), следующие входы каждой группы соответствуют первому направлению приема (управляющий код ОО1) и т.д.

На все три мультиплексора передаются обшие сигналы управляющего кода. На регистр заведена связь команды приема. Выходы регистра соединены с информационными входами мультиплексоров, соответствующими шестому направлению

652553 приема (управляющий код НО). Другие информационные входы, соответствующие седьмому направлению (управляющий код HI), соединены с цепью питания fSKf TO на них постоянно подаются логические нули. При подаче одного из кодов каждый ИЗ Мультиплексоров выбирает соответству ющую информационную шину и пропускает поступающую по ней информацию на выход в тот момент, когда на выходах окажетс информация, которая должна быть сохранана, на вход Подается команда йрйёйа и регистр принимает информацию с вь&одов мультиплексоров. После снятия команды приёйа регистр фиксирует эту информацию и может хранить ее вплоть до появления нШой KOMaiytbi. йавхбдеГ--.-.---;: --: . Если происходит обрьш одной из ши.н, подключенных ко входу, на выходы вьщавтся информация не с того направления, которое требуется,W(y lte a& M Wflln нив ошибки в данных, а последняя мо- жет быть обнаружена извёс нь1Ш 1м:етодам Если, наприм, в машина есть паритетный контроль, то MoajBT быть зафикёнрована любая константа с неверной четностью Однако применение такого логического коммутатора возможно лишь в случае, если син.хронизация работы устройства обработки (УО) информации (машины) и источников информационных и упрйвлякши сигналов осуществляется от общего Генератора сиахронизирукнцих Ъигналов. На практике часто прахояится коммутировать сигналы, поступающие от удаленньос на значительные расстояний друг от друга источййков, сиахронизадия работы которых производится автономными генераторами, имеющими разные номиналы рабочих частот. Вследствие этого информацис)няь1е последовательности, поступающие на входьглогического коммутатора, аснн.хронны и следуют с разными ско ростями. Известный коммутатор не обесп чивает выдачу в устройство обработки ин формационных йоследовательностей без потерь и искажений. Дэйствительно, посксмвькумоМёнть смены управляющего кода по отношению к информацирнньш последовательностяк могут произойти в любое время, то на вйходы кок татора информационные сигналы будут поступать р искажениями типа недопустимого умень шбнйя длительностей элементарных посылок (бит) что приводит к потерям информации устройством обработки прн испопьзованйи в качестве приемных устройств. В случае, когда коммутация информационных последовательностей сопровождается коммутацией тактовых последовательностей соответствующи,х направлений рассматриваемый коммутатор также не обеспечивает приема информации без искажений в моменты смены управляющего кода, так как искажениям информации в этом случае сопутствуют искажения тактовьк последовательностей. При однотактной работе источников информации эти искажения имеют вид недопустимого уменьшения длительности тактовых импульсов в моменты переключений, дроблений импульсов тактовых последовательностей и т.п. При многократной работе к; этим видам искажений тактовьгх последовательностей добавляются искажения типа наложения импульсов различных тактовых последовательностей, а также изменение взаимногчэ положения импульсов в тактовых последовательностях. Нарушение порядка следования импульсов в тактовых последовательностях вызывает сбой вработе устройства обработки информации в том случае, если в его состав входят узлы, работающие по однотактной схеме и синхронизируемые частотой, првдстав;1яющей собой результат объединения по ИЛИ (либо другим способом) нескольких тактовых последовательностей. Для этн.х узлов появление лишнего импульса приводит к смешению фазы выходных сигналов на величину интервала между очередным и лишним импульсами, вследствие чего для дальнейших преобразований может быть выбрана ложная информация. Для обеспечения непрерывности контроля исправности устройств обработки необходимо, ч(тобы при пэреключении направлений не происходило искажений тактовых П1х;ледовательностей, а именно, уменьшения до недопустимой величины длительности импульсов, их перекрытия, а также нарушения порядка следования импульсов. Прн этом исключаются потери информации при переключеннях направлений, а ее обработка производится в масштабе времени источника, что в ряде случаев является необходимым условием. Целью изобретения является повышение достоверности работы коммутатора. Это достигаетсй тем, что в предлагаемый логический коммутатор введены дополнительный мультиплексор, счетные триггерь, синхронизируемые триггеры и формироватапь тактовых последовательностей, вьЕХоды которого соединены соответственно с тактовыми выходами ком мутатора, а вход через первый сиахронизируемый триггер подключен к выходу дополнительного мультиплексора, первый управляющий В.ХОД коммутатора через второй синхронизируемый триггер подклю чен к управлякмдему входу регистра, вто рой, третий и четвёртый управляющие входы коммутатора соответственно через третий, четвертый и пятый синхронизируе мые триггеры подключены к управляющим входам упомянутых мультиплексоров, ток товые входы коммутатора соединены соответственно со входами счетных триггеров, выходы которых через синхронизируемые триггеры первой группы подключены к соответствующим входам дополни тельного мультиплексора;, входы синхронизируемых триггеров второй, третьей И четвертой групп соединены соответстве но с информационными входами коммутатора, а выходы подключены к информационным входам соответствукшах мультиплексоров, тактовые входы синхронизируемых триггеров и формирователя тактовых последовательностей соединены с петым управлякмйим входом коммутатора, соответствующие входы дополнительного мультиплексора соединены с источником питания коммутатора, На чертеже представлена схема, представляющая собой трехразрядный логичес кий коммутатор, где обозначены мультиплексоры 1, 2, регистр 3, информационные входы 4-6, выходы 7, управляющие входы 8, 9 коммутатора, мультиплексор 10, вход 11 источника питания, управ-. ляющий вход 12, тактовые выходы 13, сч.етные триггерь1 14, сиахронизируемые триггеры 15-21 , формирователь 22 тактовых последовательностей, тактовые входы 23 коммутатора, дополнительный мультиплексор 24. Синхронизируемые триггеры 16, 17, 18 и 19 составляют соответственно первую, вторую, третью и четвертую группы триггеров. Мультиплексоры 1, 2 и 10 осуществляют выбор информадион ньпс последовательностей, а мультиплексор 24 - выбор тактовых последовательностей соответствующих направлений. В зависимости от количества элементов, которые могут быть размещены в корпусе большой интегральной схемы, и количества вьюодов, коммутатор может нарашиваться как по числу мультиплек- соров (для коммутации многоразрядных 53.6 чисел), так и по количеству входов мультиплексоров. На В.ХОДЫ 23 коммутатора поступают тактовые последовательности первого, второго и т.д. направлений. Если источники информации и устройство обработки имеют многотактную систему синхронизак ции, т.е. для работы используются несколько тактовых последовательностей, сдвинутых по фазе друг относительно дру а, то на входы 23 они поступают в виде одной последовательности, содержащей импульсь всех тактовых последовательностей данного направления. Тактовые последовательности со входов 23 коммутатора поступают на счетные триггеры 14, преобразующие их в импульснопотенциопьные последовательности, а с выходов Счетных триггеров 14 - на входы синхронизируемых триггеров 16, осу.ществляющих привязку фронтов и спадов сигналов импульсно-потенциальных последовгзтельностей. к частоте генератора устройства обработки, подаваемой на вход 12 коммутатора. С выходов синхронизируемых триггеров 16 импульсно-потенциальные последовательности, фронты и спады импульсов которых указывают на местоположение импульсов тактовых последовательностей направлений, подаются на соответсвующие входы мультиплексора 24. Назначением синхронизируемого триггера 21 является подавление помех, возникающих на выходе мультиплексора 24 в моменты переключений вследствие разницы времени переключения сиахронйзируемых триггеров 16 и входов мультиплексора. Триггер 21, кроме того, вносит фиксированную задержку в тракт формирования тактовых последовательностей, регенерация которых осуществляется формирователем 22, Регенерация заключается в вьщелении из фронтов и спадов импульсно-потенциальной последовательности импульсов определенной длительности, достаточной для синхронизации работы, а также, в распределении этих импульсов по выходам 13 коммутатора. Сигналы управления, поступающие на входы 8 и 9 коммутатора, а также информационные последовательности, поступающие на группы входов 4, 5 и 6 коммутатора, подвергаются привязке по фронтам и спадам сигналов к частоте генератора устройства обработки с помощью синхронизируемых триггеров 15, 17, 18, 19 и 20. С выходов сикхроннзируемых триггеров 17, 18 и 19 информационныв сигналы подаются на соответствутошие входы мультиплексоров 10, 1 и 2, С выхода синхронизируемого триггера 20 на управлякаций вход регистра 3 подаются сигналы управления хранением информации.

С выходов мультиплексоров 10, 1 и 2 информадиовные последовательности поступают на выходы 7 коммутатора и на входы регистра 3,

Частота следования импульсов синхронизирующей тактовой последовательности, подаваемой на вход 12 коммутатора, должна не менее, чем в два раза превышать частоту следования импульсов любой из тактовых последовательностей на входах 23 коммутатора,

Изобретение позволяет коммутировать асинхронные информационные послеяова- тельности без потерь информации устройством обработки, а также обеспечивает непрерьюность контроля устройства обработки при использовании в Нем контроля, -например, по методу дублироватшя,

Следует отметить, что если сигналы управления вырабатываются устройством обработки, то наличие в схеме коммутатора синхронизируемых триггеров 15 я 20 не является обязательным.

Формула изобрете ия

Логический коммутатор, содержащий

мультиплексоры регистр, информационны входы которого соединены соответственно с выходами мультиплексоров и выходами коммутатора, вькоды регистра подкл.ючены соответственно к первым информационным входам мультиплексоров, второй информационный вход каждого из которых соединен с источником пита{шя коммутатора, отличающийся тем, что, с целью повышения достовер8

ности работы, в него введены дополнительный мультиплексор, счетные триг геры, синхронизируемые триггеры и формирователь тактовых последовательноотей, выходы которого соединены соответственно с тактовыми выходами комму татора, а вход через первый синхротшзируемый триггер подключен к выходу дополнительного мультиплексора, первый управляющий вход коммутатора через второй синхронизируеь1ый триггер подключен к управляющему входу регистра, второй, третий и четвертый управляющие входы коммутатора соответственно через третий, четвертый и пятый синхронизируемые триггеры подключены к управляющим пходам упомянутых мультиплексорОЕ тактовые входы комм5 татора соединены соответственно со входами счетных триггеров, выходы которых через синхронизируемые триггеры первой группы подключены к соответствуюпшм входам дополнительного мультиплексора, входы сиихротшзируемых триггеров второй, третьей п четвертой групп соединены соответственно с информадионпыЬШ входами коммутатора, а выходы подключены к информационным входам соответствующих мультиплексоров, тактовые входы синхронизируемых триггеров и форк-шрователя тактовых последовательностей соединены с пятым управляющим входом коммутатора, соответствующие вхо- ды дополнительного мультиплексора соединены с источником питания коммутатор

Источники информации, принятые во внимание при экспертизе

2, Авторское свидетельство СССР Ь 440663, кл. G 06 Р .1/04, 1973.