(54) СЧЕТЧИК ИМПУЛЬСОВ С УПРАВЛЯЕМЫМ КОЭФФИЦИЕНТОМ ПЕРЕСЧЕТА
название | год | авторы | номер документа |
---|---|---|---|
Цифровой регулятор угловой скорости дугостаторного асинхронного двигателя | 1984 |
|
SU1203481A1 |
Программно-временное устройство для управления системой смазки | 1981 |
|
SU1027700A1 |
Делитель частоты с переменным коэффициентом деления | 1977 |
|
SU696609A1 |
Дешифратор команд телеуправления | 1989 |
|
SU1709365A1 |
Устройство для управления положением исполнительных элементов | 1983 |
|
SU1226413A2 |
Программное временное устройство | 1990 |
|
SU1762298A1 |
Селектор импульсов по длительности | 1983 |
|
SU1150746A1 |
ЦИФРОВОЙ МОДУЛЯТОР ДЛЯ ПРЕОБРАЗОВАТЕЛЯ ЧАСТОТЫ АСИНХРОННОГО ЭЛЕКТРОДВИГАТЕЛЯ | 2002 |
|
RU2216850C1 |
Устройство для многокомпонентного дозирования компонентов синтетических моющих средств | 1990 |
|
SU1805454A1 |
УПРАВЛЯЕМЫЙ ГЕНЕРАТОР С ПРЕДУСТАНОВКОЙ ЧАСТОТЫ | 1997 |
|
RU2121749C1 |
Изобретение относится к импульсной технике, в частности, к счэтчикам импульсов на потенциальных логических элементах. Оно может быть использовано в различных устройствах автоматики, измерительной и
вычислительной техники.
Известны устройства для счета импульсов с изменяемым коэффициентом пересчета 11 . 2 .
Первое из известных устройств для счета И1 шульсов с изменяемым коэффициентом пересчета содержит потенциальные счетные Т-триггеры, вентили сквозного переноса и переключатель коэффициента пересчета, вы,полненяый в виде набора нормально разомкнутых ключей. В устройстве коэффициент пересчета определяэтск числом триггеров с разомх гутыми ключами и может изменяться лишь как степень двух. Коэффициентов, отличных от степени двух (например, 3, 5, 6, 7 я т.д.), устройство не имеет.
Данное ycTrjcisc3во имеет низкое быстродействие, так как. счэткый сигнал на и -ый триггер поступоет через последозетйпьн гж
цепь вентилей сквозного переноса, внэск жую большую суммарную задерх ку.
Второе из известных устройств является более совершенным, выбирается в качестве прототипа и содержит блок т;равл8 ния на потенциальных логических, эле-лаатах, состоящий из ( и -f- 1) - стабильксго однофазного триггера и дешифратора на И 4-1 элементах ИЛИ-НЕ и и элементах И, и и асинхронныхTRS -триггеров. S -входы триггеров соединены соответственно с
4 ми выходами ( Н +1) - стабильного триггера. Т - входы - с (-1 +1)-f ( И -1)ми выходами этого же триггера, прямые выходы -. соответственно со входами i -ых ( i 1, . . . , и ) элементов ИЛИ-НЕ, а инверсные вьЕч.одь5 со входами всех последующих элементов ИЛИ-НЕ, кроме первого. Выход последнего элемента ИЛИ-НЕ подключен к остальным входам J ых элементов ИЛИ-НЕ, а входы элементов И подключены к шине управления к к инверсным выходам асинхронных S -триггеров.
Однако известное устройство работает кенааежио.
Целью изобретения является повышение надежности работы устройства.
С этой целью введены группа блокировки на У1 + 1 элементах ИЛИ-НЕ, два инвертора и выходной элемент ИЛИ-НЕ, причем -ый вход (и +1) - стабильного триггера соединен через -ый элемент ИЛИ-НЕ группы блокировки с выходом го элемента ИЛИ-НЕ дешифратора, тактируамый вход - через первый инвертор с од- Q ним из входов выходного элемента ИЛИ-НЕ второй вход которого через второй инвертор подключен к выходу последнего элемента ИЛИ-НЕ дешифратора, а i -ый выход - со входом -го элемента ИЛИ-НЕ группы блокировки. На чертеже представлена структурная электрическая схема счетчика импульсов с управляемым коэффициентом пересчета для случая, когда ц 4. Счетчик содержит асинхронные 0- триг геры 1 l-fl 4; пятистабильный триггер с многофазным управлением 2, дополнительный вход которого через инвертор 3 соединен со счетным входом 4; группу блокировки 5 на элементах ИЛИ-НЕ 5-1-г5-5; дешифратор 6 на элементах ИЛИ -НЕ б-Мтб-4 и элементе типа 4И-ИЛИ-НЕ 6-5, причем первые входы элемента 6-5 соединены с шиной управления 7, а выход этого элемента через инвертор 8 подключен ко входу выходного элемента ИЛИ-НЕ 9, второй вход которого соединен со счетным входом 4. Каждый -тый выход ( 1 2, 3, 4, 5) пятистабильного триггера 2 соединен с S - входом триггера 1 4 и с соответствующими Т - входами триггеров 1-1, 1-2, . . . , l-(-i-l), а также через элемент ИЛИ-НЕ 5 - i - с соответствующими входами пятиСтабильного триггера 2. Другой вход элемента ИЛИ-НЕ 5 - i соединен с выходом элемента ИЛИ-НЕ 6-н Выход элемента 4 И-ИЛИ-НЕ 6-5 соединен со входом элементов ИЛИ-НЕ 6-1т6-4 Соответствующие входы элементов ИЛИ-НЕ 6-1-:. и 4 И-ИЛИ-НЕ соединены с прямыми и инверсными выходами Rg- три геров 1-1т1-4. Рассмотрим работу устройства, например при заданном коэффициенте пересчета 5. При всех остальньщ коэффициентах, начиная от 1 и кончая 16 (т.е. 2), устройство работает аналогично. Задание коэффициента пересчета осущест вляется подачей двоичного кода, соответствующего требуемому коэффициенту, на щину управления 7. Коэффициенту 1 соответству ет код ОООО, коэ4)фициенту 2-код 10ОО, коэффициенту 3-код 0100, коэффициенту
4-код 1100 и т.д. В общем случае задание j -го коэффициента 4пересчета {j l-f-16) осушествляется подачей двоичного числа, представляющего десятичное число ( j -1) При коэффициенте 5 на шину управления 7 подается двоичный код 0010 (представляющий в двоичной системе число 5-1-4), т.е. на третий вхбд поступает импульс высокого уровня, - на остальные входы - импульсы низкого уровня. Пусть исходно:е состояние триггеров 1-14-1-4 - нулевое (на прямом выходе устанавливается низкий уровень ) и пусть на счетный вход 4 поступает первый импульс низкого уровня. Этот импульс, инвертируясь на инверторе 3, устанавливает низкий уровень импульсов на всех выходах триггеров 2-17-2-5 пятистабильнэго триггера 2. При этом элементы ИЛИ-НЕ 5-1г 5-5 группы блокировки 5 устанавливаются в состояние, определяемое состоянием на выходах элементов дешифратора 6. Так как все асинхронные триггеры 1-If -1-4 находятся в нулевом состоянии, то на входы элементов 6-27-6-5 поступают импульсы высоких уровней с соответствующих инверсных выходов этих триггеров, за исключением элемента ИЛИ-НЕ 6-1, на вход которого приходят импульсы только низкого уровня.в соответствии с этим на выходе элемента ИЛИ-НЕ 6-1 появляется импульс высокого уровня.на выходе элемента ИЛИ-НЕ 5-1-ч1Мпульс низкого уровня;на выходах остальных элементов ИЛИ-НЕ 6-24-6-5 () импульсы низкого (высокого) уровня.Импульс низкого уровня с выхода элемента 4И-ИЛИНЕ 6-5, инвертируясьна инверторе 8, запрещает прохождение на выход элемента ИЛИ-НЕ 9 первого импульса. В таком состоянии устройство остается до окончания первого импульса. По окончании первого импульса триггер 2 срабатывает в соответствии с состояниями элементов ИЛИ-НЕ 5-1.г5-5 группы блокировки 5.Так как Оустанавливается только на выходе элемента ИЛИ-НЕ 5-1, то триггер 2 устанавливается в свое первое состояние,при котором на выходе триггера 2-1 появляется импульс высокого уровня.Этот импульс,во-первых, подтверждает состояние элемента ИЛИ-НЕ 5-1, а во-вторых, устанавливает состояние 1 на ё - входе асинхронного триггера 1-1. Изменение состояния асиЕ1хронного триггера 1-1 вызывает изменение сос-тояния элементов ИЛИ-НЕ 6-14-6-2; на выходе элемента ИЛИ-НЕ 6-1 устанавливается нуль, а на выходе элемента ИЛИ-НЕ 6-2 - 1. Изменедасе состояния элемента ИЛИНЕ 6-1 не приводи г к изменению состояния элемента ИЛИ-НЕ 5-1 вследствие блокировки этсьго элемента сигналом с выхода триггера 2-1. Но изменение состояния на выходе элемента ИЛИ-НЕ 6-2 вызывает появление импульса низкого уровня (О ) на выходе элемента ИЛИ НЕ 5-2. При этом триггер 2 не меняет своего состояния, так как он является однофазным: вы сокий уровень импульса (1) на выходе tpm гера 2-1 препятствует изменению состояний на других выходах триггера 2 , В таком состоянии устройство остается до прихода второго импульса. С появлением на счетном входе 4 второго импульса низкого уровня, аналогично описанному, устанавливается О на всех выходах триггеров 2-3.f2-5, поэтому элементы группы блокировки 5 срабатывают в соответствии с состоянием дешифратора 6: 1 устанавливается на выходе элемента ИЛИ-НЕ 5-1, а остальные элементы групп блокировки 5 сохраняют свое состояние. По окончании второго импульса триггер 2 устанавливается в свое второе состояние, при котором на выходе триггера 2-2 появляется импульс высокого уровня. Этот импульс во-первых, подтверждает состояние элемента ИЛИ-НЕ 5-2,а, во-вторых, по S и по R Входам устанавливает соответственно асинхронные триггер 1-2 в 1 и триггер 1-1 в О, Вследствие этого меняется состояние дешифратора; на выходе элемента ИЛИ-НЕ 6-2 устанавливается импульс низкого уровня, а на выхрде элемента ИЛИ-НЕ 6-1 - импульс высокого уровня. Далее импульс низкого уровня появляется на выходе элемента ИЛИ-НЕ 5-1. Элемент ИЛИ-НЕ 5-2 не меняет своего состояния из-за вклю ченной блокировки с выхода триггера 2-2. В таком состоянии устройство находится до прихода третьего импульса. Аналогично описанному, по окончании третьего импульса триггер 2 вновь устанавливается в свое первое состояние. При этом на 5 -входе триггера 1-1 устанавливается . Таким образом, триггеры 1-1 и 1-2 находятся в состоянии 1 и высо кий уровень сигнала устанавливается на вы ходе элемента ИЛИ-НЕ 6-3 дешифратора 6 Этим высоким уровнем определяется низкий уровень сигнала на выходе элемента ИЛИ-НЕ 5-3. Устройство находится в таком состоянии до прихода четвертого импульса. По окончании четвертого икгаульса триггер 2 устанавливается в свое третье состояние, при котором импульс высокого уровня появляется на выходе триггера 2-3 и на S -входе триггера 1-3 устанавливается 1, а на Т -входах триггеров 1-1 и 1-2 - О. В соответствии с новым состоянием триггеров 1-1, 1-2 и 1-3 срабатывает дешифратор 6. Высокий уровень импульса должен бьш бы установиться на выходе элементов ИЛИ-НЕ 6-1 и 6-5, поскольку на вход элемента ИЛИ-НЕ 6-1 поступает импульс низкого уровня с прямого выхода триггера 1-1, а на входы элемента ИЛИ-НЕ 6-5 - импульс низкого уровня с инверсного выхода триггера 1-3 (нг остальных входах элемента ИЛИ-НЕ 6-5 присутствуют постоянно импульсы низкого уровня управляющего кода). Но так как выход элемента 4И-ИЛИ-НЕ 6-5 соединен со входами других элементов дешифратора 6, в том числе и со входом элемента ИЛИ-НЕ 6-1, то высокий уровень импульса на выходе элемента ИЛИ-НЕ 6-1 подавляется. Из-за разброса задержек срабатывания элементов ИЛИ-НЕ 6-1 и 4ИИЛИ-НЕ 6-5 возможно кратковрек енное повышение уровня сигнала на выходе элемента ИЛИ-НЕ 6-1, которое не влияет на работу устройства. Импульс высокого уровня с выхода элемента ИЛИ-НЕ 6-5, инвертируясь на инверторе 8, дает разрешающий потенциал .на вход выходного элемента ИЛИ-НЕ 9. Следующий пятьы1: импульс проходит на выход выходного элемента ИЛИ-НЕ 9 как сигнал делителя. По окончании пятого импульса триггер 2 устанавливается в свое пятое состояние, при котором импульс высокого уровня появляется на зыходе триггера 2-5 и на Т -входах триггеров 1-1-1-4 устанавливаются О, При этом меняется состояние дешифратора 6 аналогично описанному: на выходе элемента ИЛИ-НЕ 6-1 появляется импульс высокого уровня, а на выходах элементов 6-2-6 5 поддерживается импульс низкого уровня. Шестой импульс переводит устройство в исходное состояние. Такйм образом, устройство последовательно индицирует пять состояний двоичного кода: 0000, 1000, 0100, 1100, 0010, и вновь ОООО и выдает на выход делителя пятый входной импульс. Аналогичным образом устройство работает и при любом другом (в пределах от 1 до 16) установленном коэффициенте пересчета. Формула изобретения Счетчик импульсов с управляемым коэффициентом пересчета, содержащий блок управления на потенциальных логических элементах, состоящий из ( h + 1) - стабильного однофазного триггера и дешифратора на И +1 элементах ИЛИ-НЕ и п асинхронных R S триггеров, S -входы которых соединены сооответственно с -ми выходами (и +1)стабильного однофа- ного триггера, Т -вхо7
ды - с (-1 +1) -г { п +1) -ми выходами этого же триггера, прямые выходы - соответственно со входами -ых ( --1,...,п+1) элементов ИЛИ-НЕ, а инверсные выходы со входами всех последующих элементов ИЛИ-НЕ, кроме первого, выход последнего элемента ИЛИ-НЕ подключен к остальным входам { -ых элементов ИЛИ-НЕ, а входы элементов И подключены к шине управления и к инверсным выходам асинхронных RS -триггеров, отличающийся тем, что, с целью повышения надежности работы устройства, в него введены группа блокировки на п +1 элементах ИЛИ-НЕ, два инвертора и выходной элемент ИЛИ-НЕ, причем -ый вход ( ri +1) -стабильного триггера соеагчнек через -ый элемент ИЛИ
8
НЕ группы блокировки с выходом -го элемента ИЛИ-НЕ дешифратора,тактируемый вход через первый инвертор с одним из входов выходного элемента ИЛИ-НЕ, второй вход которого через второй инвертор подключен к выходу последнего элемента ИЛИ-НЕ дешифратора, а i -ый выход - со входом 1 -го элемента ИЛИ-НЕ группы блокировки.
Источники информации, приняв ма во внимание при экспертизе:
Авторы
Даты
1976-06-05—Публикация
1974-10-14—Подача