Счетчик импульсов Советский патент 1976 года по МПК H03K23/02 

1

Изобретение относится к вычислительной технике.

Известен счетчик импульсов на логических потенциальных элементах, содержащий в каждом разряде две последовательно вклю- ченные ячейки памяти, соединенные между собой элементами И-НЕ, и шины четных и нечетных сигналов l , Эти счетчики малонадежны.

Известен счетчик импульсов, содержащий ц ячеек памяти, каждая из которых состоит из двух элементов , соединенных между собой элементами И, щины четных и нечетных сигналов 2, Однако вьшол- нение счетчика по предложенной схеме изза разброса характеристик транзисторов не исключает состязания при переключении ячеек памяти, что приводит к сбою счетчика

2.

Цель изобретения - упрощение и повыще- пие надежности схемь}-достигается путем введения в счетчик элементов ИЛИ-НЕ и шины сброса четных и нечетных ячеек памяти, причем входы первого элемента ИЛИНЕ соединены с выходами четных ячеек

памяти, а выход подключен к первом ;;.ч. ду второго элемента ИЛИ-НЕ : вторе; i;--,: которого соединен с щиной четных ciirjif r: а выход подключен к Ш1ше сброса кечот:.г--ячеек памяти, входы третьего элеме : ; ИЛИ-НЕ соед1жены с выходами нечет);;-;., ячеек памяти, выход подключен к первому входу четвертого элемента ИЛИ-НЕ% второй вход которого соединен с Ш1шой нечет ных сигналов, а выход подключен к mmie сброса четных ячеек памяти.

На чертеже представлена схема устройс-т ва.

Счетчик импульсов состоит из лог1:ческ1 го элемента ИЛИ-НЕ 1, П транзисторных ячеек памяти 2,, содержащих два ло гических элемента ИЛИ-НЕ 3, 4 ( И -любое нечетное число), соединенных между собой элементом И 5 j дополнительно введенных логических элементов ИЛИ-НЕ и триггера Ю подачи импульсов на и нечетную шины, счетный вход которого подключен ко входной Щ1ше 11, а вход сброса подключен ко входу элемента ИЛИ-НЕ 1 и к щине сброса 12,

Счетчик работает следующим образом.

Перед началом работы на шину 12 подается импульс сброс, в результате которого на нечетной шине триггера 10 поя&ляется единичный сигнал, а на четной - нулевой. Импульс сброс подается также на элемент ИЛИ-НЕ 1, на выходе которого появляется единичный сигнал, приводящий ячейку памяти 2 в единичное состо$шие, а все остальные четные ячейки памяти - в нулевое. Единичный сигнал ячейки памяти 2о подается на элемент ИЛИ-НЕ 6, а нулевой сигнал с элемента 6 - на элемент ИЛИ-НЕ 7. Единичный сигнал с элемента 7 поступает в шину сброса нечетных ячеек, приводя все нечетные ячейки в нулевое состояние. Единичный сигнал ячейки памяти 2 одновременно поступает на ее элемент И 5, подготавливая тем самым ячейку памяти 2. к срабатыванию. При появлении первого счетного импулъ са на входной шине 11 на четной шине триг гера 10 появляется единичный сигнал, на нечетной - нулевой. Единичный сигнал с чет ной шины попадает на элементы И 5 всех четных ячеек памяти, но, так как к срабаты ванию подготовлен только один элемент И 5 ячейки памяти 2, только на ней появляется единичный сигнал, приводя эту ячейку памяти в единичное состояние и оставляя остальные ячейки в исходном положении. Еди ничный сигнал ячейки 2 подготавливает к срабатыванию элемент И 5 ячейки памяти 2. и подается на элемент ИЛИ-НЕ 8. При этом на выходе элемента ИЛИ-НЕ 8 появляется нулевой сигнал, а так как на нечетной шине в данный момент нулевого сигнала нет, то на выходе элемента ИЛИ-НЕ 9 появляется задержанный единичный сигнал, который поступает на шину сброса четных ячеек памяти. Ячейка 2 возвращает ся в нулевое состояние. При подаче второго счетного импульса на триггер 10 на четной шине появляется нулевой сигнал, а на нечетной - единичный. Единичный сигнал нечетной шины приводит к срабатыванию элемента И 5 ячейки памяти 2. (на выходе ее появляется единичный сигнал), переводя ячейку 2 в единичное состояние, подготавливая к срабатыванию свой элемент И 5. Единичный сигнал ячейки 2 подается на элемент ИЛИ-НЕ 6, На его выходе появляется нулевой сигна который подается на элемент ИЛИ-НЕ 7,

а так как в данный момент на четной шине тоже нулевой сигнал, то на выходе элемента ИЛИ-НЕ 7 появляется единичный сигнал. Данный единичный сигнал подается на шину сброса в исходное состояние ячеек памяти и приводит ячейку памяти 2 . в нулевое состояние.

При подаче следующего счетного импуль пульса на триггер 10 на четной шине появляется единичный сигнал, а на нечетной нулевой и т.д.

В предложенной схеме счетчика импульсов дополнительные элементы ИЛИ-НЕ объединены в две пары, которые включены в шины сброса четных и нечетных ячеек памяти. Это позволяет для п - ячеечного счетчика импульсов уменьшить количество пар элементов ИЛИ-НЕ в n-1/a раз. Кроме того, повышается надежность бесперебойной работы счетчика. Формула изобретения Счетчик импульсов, содержащий fl ячеек памяти, каждая из которых состоит из двух элементов ИЛИ-НЕ, соединенных между собой элементами И, шины четных и нечетных сигналов, отличающийся тем, что, с целью упрощения и повыщения надежности, в него введены дополнительные элементы ИЛИ-НЕ и шины сброса четных и нечетных ячеек памяти, причем входы nej вого элемента ИЛИ-НЕ соединены с выхо дами четных ячеек памяти, а выход подклн чен к первому входу второго элемента ИЛИ-НЕ, второй вход которого соединен с шиной четных сигналов, а выход подключен к шине сброса нечетных ячеек памяти, входы третьего элемента ИЛИ-НЕ соединены с выходами нечетных ячеек памяти, выход подключен к первому входу четвертого элемента ИЛИ-НЕ, второй вход которого соединен с шиной нечетных сигналов, а выход подключен к шине сброса четных ячеек п&мяти. Источники информации, принятые во внимание при экспертизе изобретения: 1.Авт. св. СССР №291331, М. Кл. Н 03 К 5/159, 14.10.68. 2.Выложенная заявка ФРГ № 2345670, Кл. 21 а 1 3.6/22, Н 03 К 23/02, опубликованная 04.07.74 (прототип).