Устройство для регулирования скорости перемещения носителя Советский патент 1976 года по МПК G11B15/46 

1

Изобретение относится к технике магнитной записи, а именно к устройствам для регулирования скорости перемещения носителя в соответствии со скоростью поступления записываемой информации.

Известны устройства, в которых скорость перемещения носителя изменяется в соответствии со скоростью поступления записываемой информации 2 - 3 .

Известно также устройство, содержащее соединенный с датчиком скорости носителя и блоком определения занятости буферный регистр, входы которого подключены к источнику информации, а выходы к магнитным головкам, и двигатель, соединенный с выходом блока управления l. Однако в известных устройствах ограниченные возможности двигателей привода, особенно в переходных режимах, сужают диапазон регулирования скорости.

Цель изобретения - расширение диапазона регулирования скорости носителя. Для этого в предлагаемом устройстве блок управления выполнен в виде схем И, схемы ИЛИ, генератора опорных сигналов, дешифратора и последовательно соединенных реверсивного счетчика, цифро-аналогового преобразователя и усилителя мощности, подключенного к выходу блока, причем &ходы дешифратора подключены к блоку определения занятости, входы реверсивного счетчика - к выходу схемы ИЛИ и датчику скорости, входы схем И - к генератору опорных сигналов и выходам дешифратора,

а выходы схем И - к входам схему ИЛИ.

На чертеже изображено предлагаемое устройство.

Устройство содержит буферный регистр

1, соединенный с источником 2 информации, магнитными головками 3, блоком 4 определения занятости и датчиком 5 скорости носителя 6, двигатель 7 и блок 8 управления. В блок 8 управления входят генератор 9 опорных сигналов, дешифратор 10, который может быть выполнен, например, на триггерах 11-13, схемы И 14-16, схема ИЛИ 17, реверсивный счетчик 18, цифро-аналоговый преобразователь 19 и усилитель 20 мощности. Информация от источника 2 поступает на входы 21 буферного регистра 1 и зап1 минается в ячейках памяти последнего. Ког да число занятых ячеек памяти в регистре 1 достигнет предельной величины, блок 4 определения занятости на своих выходах 22создает комбинацию потенциалов, разрешающую прохождение сигнала с выхода 23генератора 9 опорных сигналов через схему И 14 на схему ИЛИ 17. Если число занятых ячеек памяти в регистре 1 про должает увеличиваться, то в соответствии с комбинацией потенциалов на выходах 22 блока 4 разрешается прохождение сигналов с выходов 24 или 2S генератора 9 опорных сигналов Через схемы И 15 или 16 соответственно на схему ИЛИ 17. Управление схемами И 14-16 осуществляется потенциалами с выходов дешифратора 10. Так как частота сигналов на выходах 23-25 генератора 9 различна, то на вход 26 прямого счета реверсивного счетчика 18 через схему ИЛИ 17 в соответствии с числом занятых ячеек в буферном регист ре 1, поступает различное число сигналов в единицу времени. Число, отсчитанное сче чиком 18 через цифро-аналоговый преобразователь 19, усилитель 20 мощности и дви гатель 7, преобразуется в воздействие, сообщающее носителю 6 скорость. Сигнал с датчика 5 скорости носителя 6 выводит информацию из ячеек памяти регистра 1 в магнитные головки 3 и одновременно поступает на вход 27 обратного счета реверсивного счетчика 18. При отсутствии информации в буферном регистре 1 вход 26 прямого счета реверсивного счетчика 18 заблокирован. Таким образом, скорость носителя 6 плавно регулируется от минимального до максимального значения в соответствии с числом занятых ячеек памяти в регистре 1. Формула изобретения Устройство для регулирования скорости перемещения носителя,содержащее соединенный с датчиком скорости носителя и блоком определения занятости буферный регистр, входы которого подключены к источнику информации, а выходы - к магнитным головкам, и двигатель, соединенный с выходом блока управления, отличающеес я тем, что, с целью расширения диапазона регулирования скорости, блок управления вьшолнен в виде схем И, схемы ИЛИ, генератора опорных сигналов, дешифратора и последовательно соединенных реверсивного счетчика, цифро-аналогового преобразователя и усилителя мощности, подключенного к выходу блока, причем входы дешифратора подключены к блоку определения занятости, входы реверсивного счетчика - к выходу схемы ИЛИ и датчику скорости, входы схем И к генератору опорных сигналов и выходам дешифратора, а выходы схем И- - к входам схемы ИЛИ. Источники информации, принятые во внимание при экспертизе: 1.Патент США № 3454930, кл. 340172.5, 08.07.79. 2.Патент Японии № 48-5042, кл. 102Е31, 14.02.73. 3.Авторское свидетельство СССР № 429451, кл. G 11 В 5/ОО, 22.06.72.

п

в

ш ип Ш-

гтттгу