Устройство для передачи информации Советский патент 1977 года по МПК G08C19/28 

Логический переключатель содержит два элемента ИЛИ, элемент запрет и R - 5 триггеры, Я - входы которых объединены и подключены к третьему входу логического переключателя, а первые два входа логического переключателя соединены с S входами второго и третьего R - S триггеров соответственно и входами первого элемента ИЛИ, выход которого подключен к 5 входу первого R - S триггера, инверсный вьгход которого подключен к одному из выходов логического переключателя, а прямой выход подключен к первым входам элементов запрет. Прямой выход второго Т. - S триггера и инверсный выход третьего R- S триггера подключены соответственно ко вто рым входам первого и второго элементов запрет, выходы которых соединены со входами второго элемента ИЛИ, выход которого подключен ко второму входу третьего эл мента запрет и к другому выходу логическ го переключателя выход третьего элемента запрет соединен с третьим выходом логического переключателя. На чертеже представлена блок-схема пр лягаемого устройства. Оно содержит генератор 1 синхроимпульсо аналого-цифровой преобразователь 2, сумматор 3, анализатор знака 4, формировате сигналов 5, матричный коммутатор 6, реверсивный счетчик 7, логический переключа тель 8, первый элемент ИЛИ 9, первый RS триггер 10, второй К - S триггер 11, третий 11- S триггер 12, первый элемент запрет 13, второй элемент запрет 14, второй элемент ИЛИ 15, третий элемент запрет 16. Устройство работает следующим образом Генератор синхроимпульсов 1 управляет работой основных блоков. Сообщение Д(i)c помощью преобразователя 2 преобразуется в параллельный двоичный код. Цифровой сиг нал Лкв№)с выхода блока 2 поступает на вход анализатора знака 4, на вторую груп- 45 пу входов которого подается сигнал Д и, (ii) с выхода сумматора 3. В момент времени ii в анализаторе знака 4 происходит сравнение сигналов Л къ (ii) HAuCti-l)-B результате сравнения вырабаты- 50 вается сигнал + (&(), - (A(i7)D или О (A(ii) О , где д(Ю ДliB (Ь1)-Лц(Ь-0, Сигналы +, О, - подаются на вход логического переключателя 8. Одновременн сигналы + и - подаются на входы фор- 55 мирователя сигналов 5. Сигналы + и - поступают на первый элемент ИЛИ 9, и с его выхода 5 - на вход первого триггера 10. С левого выхо- да триггера 10 сигнал подается на входы первого элемента запрета 13, второго элемента запрета 14 и третьего элемента запрета 16. Сигнал + поступает на S вход второготриггера 11, а сигнал на S вход третьего триггера 12; сигнал 0 на 1 входы триггеров 10, 11, 12 и переводит их в исходное состояние. С выхода второго триггера снимается сигнал, который поступает на второй вход перового элемента запрета 13. С выходе третьего триггера сигнал подается на второй вход второго элемента запрета 14.Если после сигнала О приходит сигнал приращения +, то первый элемент запрета 13 закрыт, если приходит сигнал - то второй элемент запрета 14 закрыт. С выходов первого элемента запрета 13 и второго элемента запрета 14 сигналы поступают на входы второго элемента ИЛИ 15,выход которого подключен ко второму входу третьего элемента запрета 16. С выхода третьего элемента запрет 16 и с выхода второго элемента ИЛИ 15 сигналы подаются на вход реверсивного счетчика и управляют его работой. Сигнал сброса реверсивного счетчшса 7 формируется также в логическом переключателе 8 и снимается с правого выхода первого триггера 10. В реверсивном счетчике 7 формируется вес приращения, без учета его знака, т.е. /Д (ii)/. В логическом переключателе формируются стробы управления работой реверсивного счетчика. Если первым после начала сигнала О был сигнал +, а затем пришел сигнал -, то вес каждой посьшки после смены знака в два раза меньше предыдущей. Аналогично работает логический переключатель, если первым пришел сигнал -, а.потом сигнал +. Сигнал/Л (-til/с выхода реверсивного счетчика 7, поступает на матричный коммутатор 6, на который также поступают сигналы + и - с выхода анализатора знака 4. В мат ричном коммутаторе 6 формируется сигнал Д(1), причем с выхода его на вход сумматора сигнал (iil со знаком плюс и со знаком минус поступают раздельно. В сумматоре сигналы Afii) суммир5тотся с учетом знака и полученный параллельный двоичный код сигнал (:1), поступает в анализатор знака 4. Предлагаемое устройство может быть реализовано в любой цифровой системе передачи данных. Устройство отличается простотой, оно содержит типовые цифровые алименты. Применение его позволяет повысить эффективность системы передачи информации, существенно уменьшить ошибки апроксимации, расширить спектр передаваемых сигналов. Формула изобретения 1, Устройство для передачи информации, содержащее генератор синхроимпульсов, соединенный с синхронизирующими входами сумматора, анализатора знака, матричного коммутатора и реверсивного счетчика, выход формирователя сигналов подключен к выходу устройства, отличающеес я тем, что, с целью повышения эффектив ности устройства, в него введены логический переключатель и аналого-цифровой пр&образователь, синхронизирующий вход которого соединен с выходом генератора синхро импульсов, другой вход подключен ко вхоДУ устройства выходы аналого-цифрового преобразователя подключены к информационным входам анализатора знака, первый и второй выходы которого подключены ко входам формирователя сигналов и к управляк шим входам матричного коммутатора, первый второй и третий выходы анализатора знака соединены с первым,вторым и третьим входами логического переключателя соответствен но,выходы логического переключателя подклю чены ко входам реверсивного счетчика, выходы которого подключены к входам матрич ного коммутатора, выходы последнего соединены со входами сумматора, выходы кото рого подключены к управляющим входам ана лизатора знака. 2. Устройство по г, L, п т л и ч а ю щ е е с я тем, что логический переключатель содержит два элемента ИЛИ, элементы запрет и К - S триггеры, К - входы которых объединены и подключены к третьему входу логического переключателя, а первые два входа логического переключателя соединены с S - входами второго и третьего R - S триггеров соответственно и входами первого элемента ИЛИ, выход которого подключен к S - входу первого Т- - S триггера, инверсный выход которого подключен к одному из выходов логического переключателя, а прямой выход подключен к первык-г входам элементов запрет, прямой выход второго R - S триггера и инверсный выход третьего Х - S триггера подключены соответственно ко вторым входам первого и второго элементов запрет, выходы которых соединены со входами второго элемента ИЛИ выход которого подключен ко второму входу третьего элемента запрет и к другому выходу логического переключателя, выход- третьего элемента запрет соединен с третьим выходом логического переключателя. Источники информации, принятые во внимание при экспертизе: 1.Уинклер Дета-модуляция с повышенной информативностью . Зарубежная радиоэлектроника N° 5 1964, стр. 15. 2.Авторское свидетельство СССР №349080, М.Кл 28.08.70 г. (гр