Устройство для определения функций корреляции фазы случайных импульсных сигналов Советский патент 1977 года по МПК G06F17/15 

Изобретение относится к специализнрованным средствам вычислительной техники, предназначенным для анализа фазы случайных импульс1п.1Х сигналов и может быть использовано в радиоизмерительной технике, а также в других радкоэлектроншх установках

Известны устройства для измерения функций корреляции напряжения случайных электрических сигналов -коррелометры вида знак знак и коррелометры вида значение-знак, в том числе с использованием вспомогательного сигнала {11.

Измерение функций корреляции и других характеристик фазы случайных сигналов с помощью таких коррелометров возможно либо при условии предварительного преобразова1шя фазы в напряжение, лнбо при замене узлов коррелометров, реагирующих на напряжение, фазочувствительными схемами. Второй способ устраняет погрешности дополнительного преобразования фаза-напряжение.

Прототипом описываемого устройства является коррелометр, который содержит первый и второй блоки согласования, подключенные через соответствующие элементы сравнения к вычислительному блоку, первый и второй генераторы

вспомогательных сигналов, блок управления, выходы которого соединены соответственно с управляющими входами элементов сравнения, и датчик интервалов изменения фазы, причем входы

первого и второго блоков согласования являются входами устройства, которые соединены через переклюитель режимов работы.

При использовании импульсных генераторов в качестве генераторов вспомогательных сигналов

возникают сигуации когда схемы сравнения без принятия специальных мер не будут срабатывать, что приведет при выполнении условий необходимых статистических погреш1юстей к увеличению времени анализа.

Целью изобретения является сокращение

времени анализа.

Это достигается тем, что нрешюженное устройство сол,ержит первый и второй блоки разрешения вычислений и первый и второй блоки

преобразования вспомогательного сигнала, первые и вторые входы которых подключены соответственно к гфямым и инверсным выходам соответ ствующих генераторов вспомогательных сигналов, третьи и четвертые входы - к прямому и инiBepcHowy выходам датчика интсриалов измене1тя фазы, а в первый и второй выходы блока преобразования соединены со вторым и третьим входами соответствующего элемента сравнения, первые входы блоков размещения вычислений подключены к первым выходам соответствующих блоков преобразования вспгомогательного сигнала вторые и третьи входы к прямому и инверсному выходам датчика интервалов изменения фазы, а выходы соединены с соответствующими входами вычислительного блока. Кроме того, каждый блок преобразования вспомогательного сигнала содержит первый и второй фазовые дискриминаторы, выходы которых через злемент И-НЕ подключены ко входу инвертора, причем выход злемента И-НЕ является первым выходом блока, выход инвертора вторым выходом блока, первый и второй входы блока соединены соответственно с первыми входами первого и второго фазовых дискриминаторов, вторые и третьи входы которых являются соответственно третьим и четвертым входом блока. Каждый из блоков разрешения обработки содержит триггер у-К, первый вход у которого является первым, второй вход у - вторым а вход К - третьим в.ходом блока разрешения вычисле1шя, выход триггера является выходом блока разрещения вычислений. На фиг. 1 изображена блок-схема описываемого устройства; на фиг. 2 - временные диаграммы, иллюстрирунндие работу устройства. Устройство содержит блоки согласования 1, хчемеиты сравнения 2, первый генератор 3 вспомогательного сигнала, второй генератор 4 вспомогательного сигнала, вычислительный блок 5, переключатель 6 режимов работы, блок управления 7, датчик интервалов 8 изменения фазы, блоки преобразования 9 вспомогательного сигнала, блоки разрешения вычислений 10, первый и второй фазовые дискриминатор II и 12, злемент И-НЕ 13, инвертор 14, григгер у-К,15. Прямые выходы 16 генераторов вcпo югaтeльныx сигналов, инверсные выходы 17 генераторов вспомогательных си1нцлов, прямой выход 18 и инверсный выход 19 датчика интервалов изменения фазы, входы 20 разрешения блока обработки. Первый и второй входы устройства соединяются через соответствующие блоки согласования 1 с злементами сравнения 2, ко вторым и третьим входам которых подключены соответствующие выходы блоков управления генератором вспомогательного сигнала 9. Четвертые в};оды элементов сравнения 2 подключены к выходам блока управления 7. Прям111ё 16 и и(гаерсные 17 выходы первого 3 и второго 4 генераторов вспомогательных сигналов подключены к первым и вторым входам соответствующих блоков преобразования вспомогательного сигнала 9, третьи и четвертые входы которых связаны с прямыми 18 и инверсными 19 выходами датчика интервалов В изменения фазы. Эти же выходы датчика 8 подключены ко вторым и третьим входам блоков разрешения вычислений 10, выходы которых соединяются со входами разрешения 20 вычислительного блока 5. С остальными входами блока 5 соединены выходы элементов сравнения 2. В каждом из блоков преобразования вспомогательного сигнала 9 1фямой 18 и инверсный 19 выходы датчика интервалов изменения фазы 8 соединены с первым и вторым входами подставок первого И и второго 12 фазовых дискриминаторов, причем в каждом из блоков 9 прямой выход 16 соответствующего генератора вспомогательных сигналов 3 или 4 подключен к сигнальному входу второго фазового дискриминатора 12. Выходы отставания фазовых дискриминаторов 11 и 12 подключены к первому и второму входам элемента И-НЕ 13, выход которого в каждом из блоков 9 подключен ко второму входу соответствующего злемента сравнения 2 и через инвертор 14 - к третьему входу того же блока 2. В каждом из блоков 10 содержатся у-К триггеры 15, первые входы у которых соединяются с выходами элементов И-НЕ 13 соответствующих блоков управления 9 и являются первыми входами блоков 10, а вторые входы у и входы К подключены соответственно к прямому 18 и инверсному 19 выходам датчика интервалов изменения фазы 8 и служат вторыми и третьими входами блоков 10. Выходы триггеров у-К 15 являются выходами упомянутых блоков 10 и подключены ко входам разрещения 20 вычислительного блока 5. Так как цепи генераторов 3 н 4 вспомогательных сигналов одинаковы, то можно рассматривать работу только одной из них, связанной с генератором 3. Прямой и инвертированный вспомогательные сигналы с выходов 16 и 17 генератора 3 проходят на блок 9, где в зависимости от того передний или задний фронты BcnoMOj ательного сигиаш находятся внутри интервала изменения фазы входных сигналов, задаваемого датчиком 8, происходит коммутация сигналов 16 и 17. Для того, чтобы уст})анить нео/щозначность, возникающую при одновременном попада1ши внутрь интервала изменения фазы входного сигпала переднего и заднею фронтов вспомогательного сигнала, необходимо, чтобы его частота была меньше частоты входного сигнала, а длительность импульсов и промежутков между ними - больше интервала изменения фазы. При этом возможны случаи полного перекрытия импульсом или промежутком между импульсами вспомогательного сигнала зтого интервала. Для предотвращения неправильной работы устройства в этих случаях один из выходов блока 9 подается на блок 10, где после сравнения момента его появления с интервалом изменения фазы вырабатывается сигнал для вычислительного блока 5. Анализ работы пред;1агаемого устройства следует проводить с помощью временных диаграмм (см. фиГс 2), где приняты следующие обозначения: а - входной сигнал, б - вспомогательный сигна 1 прямой, в - вспомогательный сигнал инвертированный; г - интервал изменения фазы (прямой сигнал); д -jurrepBan изменешш фаэш (инверти-;ровашшй дагналПё-вькод отставания первого фазового дискриминатора 11; ж - выход отставания второго фазового дискриминатора 12; з выход элемента И-НЕ 13 (первый выход блока 9); и - выход инвертора 14 (второй выход блока 9); к- выход.опережешш элемента сравнения 2; л - выход отставания этого же угла; м - выход триггер у-К 15 (выход сигнала разрешения обработки). I На временых диаграммах показаны как случаи попадания в интервал изменения фазы переднего и заднего фронтов вспомогательного шгнала, так и случаи полного перекрытия этого интервала импульсом (первый такт) и интервалом между импульсами (четвертый та.кт). Видж), что на втором такте, когда в интервал изменения фазы попадает передний фронт вспомогательного сигнала, напряжение на элемент сравнения 2 факти чески снимается с выхода отставания фазового дискриминатора II, а когда в интервале задний фронт - с выхода отставания фазового дискриминатфа 12. Если в качестве элементов сравнения 2 исполь(зуется фазовые дискрим1шаторы, аналогичные дискриминаторам 11 и 12, то в моменты полного перекрытия интервала изменения фазы на выходе опережения элемента 2 будут присутствовать ложные сигналы (первый и четвертый такты, диаграмма к (на фиг. 2). Однако в этом случае триггер у-JC 15 будет находиться в нулевом состоянии и вычислительный блок 5 не примет эти ложные сигналы из-за отсутствия сигнала разрешения на входе 20. Таким образом, описанное устройство позволяет использовать для измерений как перед ше так и задние фронты импульсов вспомогательных сигналов, запрещая измерения лишь в сравнительно редких случаях полного перекрытия интервала измерения фазы входных сигналов, что позволяет уменьшить время анализа. Формула изобретения 1. Устройство для определения функций корреляции фазы случайных импульсных сигналов, содержащее первый и второй блоки согласования, подключенные через соответствующие элементы сравнения к вычислительному блоку, первый и второй генераторы вспомогательных сигналов, блок управления, выходы которого соеЩШены соответстцешю с управляюищми входами элементов сравнения, и датчик интервалов изменения фазы, причем выходы первого и второго блоков согласовагшя являются входами устройства и соединены между собой через переключатель режимов работы, отличающееся тем что, с целью сокращения времени анализа, устройство содержит первый и второй блоки разрешения вычислений и первый и второй блоки преобразования вспомогательного сигнала, первые и вторые входы которых подключены соответственно к прямым и инверсным выходам соответствуннцих генераторов вспомогательных сигналов, третьи и четвертью входы - к прямому и инверсному выходам датчика интервалов изменения фазы а первый и второй выходы блока преобразования соединены со вторым и третьим входами соответствующего элемента сравнения, первые входы блоков разрешения вычислений подключены к первым выходам соответствующих блоков преобразования вспомогательного сигнала, вторые и третьи входы - к прямому и инверсному выходам датчика интервалов изменения фазы, а выхода соединены с соответствующими входами вычислительного блока. 2. Устройство по п. 1,отличающееся тем, что каждый блок преобразования вспомогательного сигнала содержит первый и второй фазовые дискриминаторы, выходы которых через элемент И-НЕ подключены ко входу инвертора, причем выход элемента И-НЕ является первым выходом блока, выход инвертора - вторым выходом блока, первый и второй входы блока соединены соответствешю с первыми входами первого и второго фазовых дискриминаторов, вторые и третьи входы которых являются соответственно третьим и четвертым входом блока. 3. Устройство по п. 1,отличающееся тем что каждый из блоков разрешения вычислений содержит триггер J--K, первый вход J которого является первым, второй вход J - вторым, а вход -- К - третьим входом блока разрешения вычислений, выход триггера является выходом блока разрешения вычислений. Источники информации, принятые во внима1ше при экспертизе: 1.Авторское свидетельство СССР № 271912, М.кл G06 F 15/34,1970. 2.Авторское свидетельство СССР № 329534, М.кл. G06 F 15/34,1972.

s в

1

г д

и к

Фиг. 2