Устройство автоподстройки фазы тактовых импульсов Советский патент 1984 года по МПК H04L7/02 

1 1 Изобретение относится к электросвязи и может использоваться для ав топодстройки фазы тактовых импульсов в устройствах преобразования сигналов . Известно устройство автоподстройки фазы тактового колебания, содержащее последовательно соединенные блок выделения фронтов входного сигнала, блок исключения импульсов, делитель частоты и фазовый дискримина тор, второй вход которого подключен ко входу блока исключения импульсов а выход подсоединен к одному из вхо дов блока формирования импульсов, другой вход которого через блок исключения импульсов подключен к выхо ду задающего генератора, а выход фо мирователя импульсов подсоединен ко второму входу делителя частоты 1} . Недостатком известного устройств автоподстройки фазы тактовых импуль сов является большое время автоподстройки фазы тактовых импульсов. Наиболее близким техническим решением к данному изобретению является устройство автоподстройки фазы тактовых импульсов, содержащее после довательно соединенные блок выделения фронтов входного сигнала, фазовый дискриминатор и усредняюпщй блок, а также задающий генератор и элемент ИЛИ, причем вход блока вьщеления фронтов входного сигнала является входом устройства, выход усредняющего блока подсоединен к входу блЬка формирования импульсов, выход которого через делитель частоты подсоединен к другому входу фазового дискриминатора, другой выход усредняющего блока через блок исключения импульсов подсоединён k другим входам делителя частоты, второй выход которого подсоединен ко второму входу усредняющего блока, третий вход которого подключен к выходу блока вьделения фронтов входного сигнала, а выход задающего генератора подсоединен к объединенным вторым входам блока исключения импульсов и блока формирования импульсов, при этом выход делителя частоты является выхо-. дом устройства l2l. Недостатком известного устройства автоподстройки фазы тактовых импульсов является большое время автоподстройки тактовых импульсов. 3J Цель изобретения - уменьшение времени автоподстройки фазы тактовых импульсов. Дпя достижения указанной цели в устройство автоподстройки фазы тактовых импульсов, содержащее последовательно соединенные делитель частоты, фазовый дискриминатор и усредняющий блок, а также задающий генератор и блок выделения фронтов входного сигнала, выход которого подсоединен к второму входу фазового дискриминатора, причем вход блока выделения фронтов входного сигнала и выход делителя частоты являются соответственно входом и выходом устройства, введены последовательно соединенные формирователь интервалов вычисления текущего значения коэффициента деления и вычитающий счетчик, а также блок ввода исходных значений коэффициента деления и элемент ИЛИ, при этом выходы вычитающего счетчика подсоединены к соответствующим входам установки коэффициента деления делителя частоты, выход которого подсоединен к входу блока ввода исходных значений коэффициента деления и к первому входу формирователя интервалов вычисления текущего значения коэффициента деления, второй и третий входы которого подключены соответственно к выходу Опережение усредняющего блока и выходу элемента ИЛИ, а четвертый вход формирователя интервалов вычисления текущего значения коэффициента деления подключен к выходу задающего генератора, дополнительный выход которого подсоединен к счетному входу делителя частоты, второй выход фазового дискриминатора подсоединен к второму входу усредняющего блока, к выходам Отставание и Опережение которого подсоединены входы элемента ИЛИ, дополнительный вход блока ввода исходных значений коэффициента деления подключен к выходу Опережение усредняющего блока, а выходы блока ввода исходных значений коэффициента деления подключены к соответствующим D-входам вычитающего счетчика, при этом формирователь интервалов вычисения текущего значения коэффициента еления содержит последовательно соеиненные RS-триггер, элемент И и элемент ИЛИ, второй вход которого подключен к R-входу RS-триггера, при этом R-вход RS-триггера и третий вход элемента ИЛИ являются соответственно первым и вторым входами формировател интервалов вычисления текущего значе ния коэффициента деления, а S-вход RS-триггера и второй вход элемента И являются соответственно третьим и четвертым входами формирователя интервалов вычисления текущего значения коэффициента деления. На чертеже представлена структурная электрическая схема устройства автоподстройки фазы тактовых импульсов. Устройство автоподстройки фазы тактовых импульсов содержит задающий генератор 1, блок выделения фронтов входного сигнала 2, фазовый дискрими натор 3, усредняющий блок 4, элемент ИЛИ 5, вычитающий счетчик 6, блок 7 ввода исходных значений коэффициента деления, формирователь 8 интервалов вычисления текущего значения коэффициента деления, делитель частоты 9. Формирователь В интервалов вычисления текущего значения коэффициента деления содержит элемент И 10, элемент ИЛИ 11 и RS-триггер 12. Устройство автоподстройки фазы тактовых импульсов работает следующи образом. Входной сигнал поступает на вход блока вьщеления фронтов входного сиг нала 2, на выходе которого формируются узкие импульсы, соответствующие фронтам входного сигнала. В фазовом дискриминаторе 3 осуществляется сравнение фаз импульсов с выхода блока вьщеления фронтов входного сиг нала 2 и тактовых импульсов, поступающих с выхода делителя частоты 9. При синфазности указанных импульс ных сигналов на выходе фазового дискриминатора 3, а, следовательно, и усредняющего блока 4 сигналы не формируются. Делитель частоты 9 рабо тает в режиме многократного счета с предустановкой коэффициента деления значения которого устанавливаются на его установочных входах, подключенных к соответствующим входам блока 7, в последний такт каждого цикла деления. С появлением импульса на выходе делителя частоты 9 производится ввод исходного значения коэффициента деления делителя частоты 9 с бло- 55 ка 7 в вычитающий счетчик 6. Ввод осушествляется путем подачи импульса с делителя частоты 9 на тактовый вход вычитающего счетчика 6 через первый ,вход формирователя 8, элемент ИЛИ 11, а также - на вход блока 7. Сигнал с выхода делителя частоты 9, поступающий на первый вход формирователя 8, устанавливает RS-триггер 12 по R-входу в нулевое состояние, что обеспечивает запрет прохождения импульсов с выхода задающего генератора 1 на четвертый вход формирователя 8, т.е.на вход элемента И 10 и, следовательно, на тактовый вход вычитающего счетчика 6. Вычитакмций счетчик 6 на протяжении цикла деления делителя частоты 9 сохраняет значение исходного коэффициента деления, введенное в него на предьщущем цикле. Поэтому делитель частоты 9 работает с исходным неизменяемым от цикла к циклу коэффициентом деления, что позволяет поддерживать имеющую место синфазность. При нарушении синфазности и появлении импульса на выходе Отставание усредняющего блока 4 RS-триггер 12 устанавливается в единичное состояние (из-за установки по S-входу импульсом. поданным с выхода Отставание усред„яющего блока 4 через элемент ИЛИ 5). С этого момента формируется интервал вычисления текущего значения коэффициента деления путем разрешения прохождения через элементы И 10 и ИЛИ 11 на тактовый вход вычитающего счетчика 6 импульсов с выхода задающего генератора 1. Вычисление значения текущего коэффициента деления происходит путем уменьшения введенного в вычитающий счетчик 6 исходного (расчетного) значения коэффициента деления на число импульсов задающего генератора 1, укладывающихся в инте.рвал рассогласования. В конце текущего цикла установившееся (текущее) значение коэффициента деления записывается в делитель частоты 9 и сохраняется в течение следующего цикла. В результате выходной импульс делителя частоты 9 формируется раньше, чем в режиме синфазности, за счет чего и происходит компенсация рассогласования с точностью до шага коррекции, определяемого периодом следования импульсов задающего генератора 1. Далее процессы в устройстве протекают, как и при описанном режиме синфазности.

При устойчивом рассогласовании в сторону Опережение появляется импульс на выходе Опережение усредняющего блока 4, под действием которого осуществляется ввод удвоенного значения расчетного коэффициента деления в вычитающий счетчик 6 путем подключения выходов блока 7 к соответствукяцим D-входам вычитающего счетчика 6. Импульс с выхода Опережение усредняющего блока 4 через элемент ИЛИ 5 осуществляет запуск формирователя 8. Запуск осуществляется таким же образом, как и при действии импульса с выхода Отставание усредняющего блока 4. В данном случае при вычислении текущего значения коэффициента деления происходит вычитание импульсов интервала рассогласования из удвоенного значения расчетного коэффициента деления, и результирующее значение текущего

значения коэффициента деления получается больше расчетного значения коэффициента деления. Делитель частоты 9 следующий цикЛ работает с этим значением коэффициента деления, и в результате, его выходной импульс формируется позже, чем в режиме синфазности, за счет чего происходит компенсация рассогласования с точностью до шага коррекции, далее процессы в устройстве протекают, как и при описанном режиме синфазности.

Таким образом, .компенсация рассогласования вне зависимости от величины и знака рассогласования происходит, в пределах длительности элементарной посылки.

Предпоженное устройство автоподстройки фазы тактовых импульсов обеспечивает уменьшение времени автоподстройки фазы тактовых импульсов.

1. УСТРОЙСТВО АВТОПОДСТРОЙКИ ФАЗЫ ТАКТОВЫХ №ШУЛЬСОВ, содержащее последовательно соединенные делитель частоты, фазовый дискриминатор и усредняющий блок, а также задающий генератор и блок выделения фронтов входного сигнала, выход которого подсоединен к второму входу фазовогЪ дискриминатора, причем вход блока выделения фронтов входного сигнала и выход делителя частоты являются соответственно входом и выходом устройства, отличающееся тем, что, с целью уменьшения времени автоподстройки фазы тактовых импульсов, в него введены последовательно соединенные формирователь интервалов вычисления текущего значения коэффициента деления и вычитающий счетчик, а также блок ввода исходных значений коэффициента деления и элемент ИЛИ, при этом выходы вычитающего счетчика подсоединены к соответствующим входам установки коэффициента деления делителя частоты, выход которого подсоединен к входу блока внода исходньгх значений коэффициента деления и к первому входу формирователя интервалов вычисления текущего значения коэффициента деления, второй и третий входы которого подключены соответственно к выходу Опережение усредняющего блока и выходу элемента ИЛИ, а четвертый вход формирователя интервалов вычисления текущего значения коэффициента деления подключен к выходу задающего генератора, дополнительный выход которого подсоединен к счетному входу делителя частоты, второй выход фазового дискриминатора подсоединен к второму входу усредняющего блока, к выходам Отставание и Опережение которого подсоединены входы элемента ИЖ, дополнительный г вход блока ввода исходных значений коэффициента деления подключен к выходу Опережение усредняющего блока, а выходы блока ввода исходных значений коэффициента деления, подключены к соответствую1цим D-входам вычитающего счетчика. 2. Устройство по п. 1, о т л и чающееся тем, что формирова00 00 тель интервалов вычисления текущего значения коэффициента деления содержит последовательно соединенные со 00 RS-триггер, элемент И и элемент ИЛИ, второй вход которого подключен к R-входу RS-триггера, при этом R-вход RS-триггера и третий вход элемента ИЛИ являются соответственно первьм и вторым входами формирователя интервалов вычисления текущего значения коэффициента деления, а S-вход RSтриггера и второй вход элемента И являются соответственно третьим и четвертым входами формирователя интервалов вычисления текущего значения коэффициента деления.