Цифровой частотный компаратор Советский патент 1977 года по МПК H03D13/00 

1

Изобретение относится к технике связи и может использоваться в системах автоматической подстройки частоты.

Известный частотный компаратор, обладающий статической характеристикой с зоной нечувствительности, содержит последовательно соединенные частотный дискриминатор с источниками опорного и управляемого сигналов на входах и релейный трехпозиционный электромеханический элемент. Однако недостаточная точность регулировки зоны нечувствительности приводит к снижению показателя надежности компаратора.

Р1аиболее близким техническим решением к изобретению является цифровой частотный компаратор, состоящий из двух каналов, содержащих в каждом источник сигнала и триггер, выходы которых подключены к анализатору состояния каналов.

Однако в таком компараторе управление зоной нечувствительности компаратора недостаточно точно.

Цель изобретения - повыщение точности управления зоной нечувствительности.

Для достижения поставленной цели в цифровом частотном компараторе, состоящем из двух каналов, содержащих в каждом источник сигнала и триггер, выходы которых подключены к анализатору состояния каналов, в каждом канале между источником сигнала и

триггером включены последовательно соединенные сумматор и первый вычитатель импульсов, между источником сигнала и триггером другого канала включен второй вычитатель импульсов, при этом вторые входы первого и второго вычитателей импульсов одного канала соединены соответственно с источником сигнала и выходом сумматора импульсов друго канала, а к вторым входам сумматоров

импульсов обоих каналов подключен дополнительный управляемый источник сигнала.

Такой цифровой частотный компаратор обеспечивает повышение точности управления зоной нечувствительности и обладает статической характеристикой с легко регулируемой зоной нечувствительности.

Иа чертеже приведена структурная электрическая схема цифрового частотного компаратора.

Цифровой частотный компаратор содерл ит два канала 1 и 2, каждый из которых соответственно состоит из последовательно соединенных источников 3, 4 сигнала, сумматоров 5, 6 импульсов, первых вычитателей 7, 8 имиульсов и триггеров 9, 10, а также вторых вычитателей 11, 12 импульсов, включенных между источниками 3, 4 сигнала и триггерами 10 и 9 соответственно, выходы которых подключены к анализатору 13 состояния каналов. При

этом вторые входы первых вычитателей 7 и 8 импульсов соединены с выходами источников 4 и 3 сигналов соответственно, а вторые входы вторых вычитателей 11 и 12 импульсов соединены соответственно с выходами сумматоров б и 5 импульсов, к вторым входам которых одновременно подключен дополнительный Злравляемый источник 14 сигнала. Цифровой частотный компаратор работает следующим образом. Управляемый источник сигнала 14 формирует сигнал частотой /о, поступающий на вторые входы сумматоров 5 и 6 импульсов каналов 1 и 2 соответственно. Источник 3 сигналов формирует опорный сигнал частотой /эт, поступающий на один из входов вычитателей Пи имп)льсов и второй вход сумматора 5 импульсов. Источник 4 сигнала формирует управляемый сигнал частотой /упр, поступающий на один из входов вычитателей 12 и 7 импульсов и второй вход сумматора 6 импульсов. Таким образом, на второй вход вычитателей импульсов 7, 12 и 8, 11 поступает сигнал с частотой соответственно fi /8T+fo и /2 /упр+/о. в этом случае, если частота fynp /3T+fo, то на выходе вычитателей импульсов 8, 12 формируются сигналы с частотой соответственно Fi fynp- -fo- -/эт и /2 /упр-/эт+/о устанавливающие триггеры 9 и 10 в противофазное состояние. Если /зт-/о ;/ ч1р ;/эт+/о, то сигнал на выходе вычитателей 12 импульсов отсутствует, а вычитатель 7 импульсов формирует сигнал частотой / з /эт+/о-fynp, устанавливающий 8 триггер 9 в противоположное состояние. При /упр /эт-/о отсутствует сигнал на выходе вычитателя 8 импульсов, а вычитатель 11 импульсов формирует сигнал частотой -/упр-fo, устанавливающий триггер 10 в противоположное состояние. Таким образом, в зависимости от соотношения частот /эт. /упр и /о триггеры 9 и 10 устанавливаются в одно из трех комбинированных состояний, каждое из которых фиксируется сигнализатором 13 состояния каналов, при этом величина зоны нечувствительности равна 2/0Формула изобретения Цифровой частотный компаратор, состоящий из двух каналов, содержащих в каждом источиик сигнала и григгер, выходы которых подключены к анализатору состояния каналов, отличающийся тем, что, с целью повышения точности управления зоной нечувствительности в каждом канале между источником сигнала и триггером включены последовательно соединенные сумматор и первый вычитатель импульсов, между источником сигнала и триггером другого канала включен второй вычитатель чмпульсов, при этом вторые входы первого и второго вычитателей импульсов одного канала соединены соответственно с источником сигнала и выходом сумматора импульсов другого канала, а к вторым входам сумматоров импульсов обоих каналов подключен дополнительный управляемый источник сигнала.

ча

ci

5

« «