Устройство для решения систем линейных алгебраических уравлений Советский патент 1977 года по МПК G06F17/12 G06F17/13 

(54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ СИСТЕМ ЛИНЕЙНЫХ АЛГЕБРАИЧЕСКИХ УРАВНЕНИЙ

1

Изобретение относится к области вычислительной техники и может быть использовано при построении специализированных и пробпемно-ориентированных вычисли тепь-i

ных устройств и машин.

Известно устройство для моделирования о&1кновенных аифферешхиалыалх уравнений, содержащее цифровой блок, аналоговые започпоминающие устройства, два суммирующих усилителя с цифровыми управляемыми сопротивлениями во входных цепях и ключи 11. Это устройство может быть использовано , для решения систем линейных алгебраических уравнений, которые предварительно приводятся к эквивалентной системе линейных дифференциальных уравнений.

, Низкая точность решения такого устройства обусловлена ограниченной точностью аналоговых блоков,а большое время решения систем алгебраических уравнений - инерционностью интеграторов, необходимой для обеспечения устойчивости процесса решения. Наиболее близким техническим решением к изобретению является устройство для решения систем линейных алгебраических урав

нений, содержащее группы сумматоров приращений, регистров приращения, узлов умножения приращений, сумматор, группа входов которого соединена с выходами узлов умножения приращений группы, первые входы которых соединены с выходами соответствукхцих регистров приращения группы, входы которых соединены со входами соответствующих сумматоров приращений группы, выходы которых соединены с выходами устройства 2 .

Недостатком этого устройства является большой объем оборудования, поскольку при решении систему уравнений и -го порядка в устройстве используется ( н + М ) узлов умножения приращений, п интеграторов и ,И сумматоров ka () входов, большое время решения из-за инерционности, вносимой интеграторами, что ограничивает возможность применения устройства в систе мах управления реального, времени, ;труд: ность автоматизации ввода в устройство и из-за наличия большого количества узлок умножения, что усло5княет блок управления устройства. Цепью изобретения является упрощенней расширение функциональных возможностей, устройства. Эта цель достигается тем, что устройство содержит блок управления, блок памя тн«оэффициентов, блок памяти невязок, узел умножения невязок |/ оммутатор. Выходы блока управления соединены соответственно с первым входом коммутатора, входом блока памяти невязок, через блок памяти коэффициентов со вторыми входами узлов умножения приращений группы и пер вым входом узла умножения невязок. Вы ход сумматора через блок памяти невязок Ьоединен со своим входом и через узел умножения невяэшс- - со- вторым &ход6м коммутатора, выходы которого соединены со входами регистров приращения группы Схема предлагаемого устройства приве дена на чертеже.Устройство содержит группы регистров приращения 1 .сумматоров приращ ний 2 и узлов умножения приращений 3, узел умножения невязок 4, сумматор 5, блок п мяти невязок 6, блок памяти коэффидиент 7, коммутатор 8, блок управления 9 и вы ходы 10 устройства. Предлагаемое устройство работает сле ющим образом, Исходная система линейных алгебраиче : квх уравнений имеет вид ,, ,2,...,Алгоритм рещения системы уравнений ( с использованием приращений неизвестны запишется в следующем виде: f ,...-1 , -,1ог..дх Axf.MхГ . i 1, 2, . . . , Kf i k 1, 2, . . . , где M i - масщтабные коэффициенты ( 1), выбираемые исходя из требований сходимости алгоритма и заданного времени р щения системы уравнений ( 1 ). В исходном состоянии коэффициенты а,системы уравнений ( 1 ) записаныв блок памяти коэ|ффициентов 7,а значения Ь; -о держатся в блоке памяти невязок 6. Начальные значения искомьхх неизвестных ) О заносятся в сумматоры приращений 2., Каждая к-я итерация; вычислений , содержит п циклов по числу строк рещаемой системы уравнений (1). В -ом цикле осуществляется выдача коэффициентов (j « , ц ) из блока памяти коэффи 1, . а циентов 7 на вторые входы узлов умножения приращений 3, на первые входы которых поступают приращения Ах с регистров приращения 1. Результаты произведений выходов j -X узлов умножения приращений 3 поступают на группу входов сумматора 5, на другой вход которого подается значение ( -и невязки на предыдущей с выхода блока памяти не)итерациивязок 6. На выходе сумматора 5 формируется новое значение i -и невязки . , которое запоминается в блоке памяти невязок 6 и поступает на второй вход узла ум;ноження невязок 4, на первый вход KOTOpojго подается величина Mj с выхода блока памяти коэффициентов 7. Полученное на выходе узла умножения невязок 4 значение приращения неизвестной -Дх подается через коммутатор 8 на вход i -го регистра приращения 1, где оно запоминается , и на вход -го сумматора приращений 2, в котором формируется полное значение искомой неизвестной к . В следующем цикле производится обработка ( i-t i )-й строки системы уравнений (1) в соответствии с алгоритмом (2)j, в результате чего вычисляется значение , неизвестной X После обработки всех гт строк, осуществляются аналогичные вычисления на ( + 1)-й итерации и т. д. до достижения заданной точности рещения. Последовательность перек/почения коммутатора 8 и выдачи коэффициентов и невязок из блоков 7 и 6 осуществляется с помощью блока управления 9, Блок управления 9 выдает также управляющие сигналы изменения масштаба М i (М; может быть кратным двум), которое может осуществляться в процессе работы устройства по мере приближения к искомому решению. Технико-экономический эффект изобретения заключается в том, я то предлагаемое устройство имеет существенно меньший объем оборудования по сравнению с изн вестными. В известных устройствах используется и интеграторов, которые равнозначны по аппаратурным затратам 4-5 регистрам приращения, ( п + н ) узлов умножения приращений и (- сумматоров, в то время как в предлагаемом устройстве используется ii регистров приращения, ( и + 1) узлов умножения приращений и один сумматор . Блоки памяти коэффициентов и невязок в известных устройствах аппаратурно совмещены с интеграторами и узлами умножения