Устройство для выделения рекуррентного синхросигнала с исправлением ошибок Советский патент 1977 года по МПК H04L7/08 

пения ошибок, другой вход которого с входом накопителя. На чертеже приведена структурная электрическая схема предложенного устройства. Устройство для выделения рекуррентного синхросигнала с исправлением ошибок соде1 жит накопитель 1, между входом и выходами соответствующих разрядов которого включен сумматор 2 по модулю два, выход которого через счетчик 3 подключен к входу дешифратора 4 и к одному из входов переключателя 5, к двум другим входам которого под ключены соответственно выход блока исправления ошибок 6 и выход дополнительного сумматора 7 по модулю два, к входам которого подкшочен выход переключателя 5 через выходной регистр 8 сдвига, выходы разрядов которого подключены к соответст вующвм входам дешш ратора 4, кодопреобр зователь 9 и блок 10 мажоритарной обработки, при этом выходы разрядов накопителя 1 через последовательно соединенные кодопреобразователь 9 и блок 10 мажор тарной обработки подключены к одному из входов блока 6 неправленая ошибок, другой вход которого соединен с входом накопителя Устройство работает следующим образом. Знаки рекуррентной последовательности .(РП) поступак т в накопитель 1 и далее на сумматбр 2, с помощью которого 1ч оверяют ся знаки на соответствие рекуррентному закону. Результаты проверки подсчитываются счетчиком 3 длины зачетного участка посыпккС помощью кодопреобразователя 9, поотроенного на сумматорах по моду;но два, решается система уравнений, которую мож- но составить для каждого принимаемого зн&ч ка. В результате при приеме знака с ошибкой все уравнения будут йе удовлетворяться При этом, если будут ошибочными другие знаки 1;входящие в систему, то По большинству несовпадений анализируемый знак будет .исправлен, С этой целью к кодопреобразова1телю 9 подключен блок 10 мажоритарной обработки, соединенный с одним из входов блока исправления огшибок 6. Исправленные aHflilcjr яереэ переключатель 5 поступают в выходной регистр 8 сдвига с сумматором 7 в цепи обратной связи. При выделении зачетного участка переключатель 5 переводкт ся в режим работы, с обратной связыо и одновременно подключается дешифратор 4 для выделения синхросигнала, В результате повышается помехоустойчивость выделения синхросигнала в каналах с помехами. Формула изобретения Устройство для выделения рекуррентного синхросигнала с исправлением ошибок, содержащее накопитель, между входом и выходами (юответствующих разрядов которого включен сумматор по модулю два, выход которого через счетчик подключен к входу дешифратора и к одному из входов переключателя, к двум другим входам которого подключены соответственновыход блока исправления ошибок и выход дополнительного сукиматора по модулю два, к входам которого подключен выход переключателя через гвыходвой (югистр сдвига, выходы разрядов K{ торого подключена к соответствующим входам дешв эатора, отличаю щееся тем, что, с целыо повышения помехоустоАчйвоств синхросигнала, введены кодощ)еобразователь в блок мажоритарной обработки, щж этом выходы разрядов нако. пителя через последовательно соединенные кодощ еобразователь и блок мажоритарной обработки подключены к одному из входов блока исправления ошибок, другой вход котоЧ рого соединен с входом i накопителя. Источники информации, принятые во внимание при экспертизе: 1. Авторское свидетельство СССР №.454705, Н 04 L, 7/08, 1974.