Устройство для выделения сигналов фазового пуска Советский патент 1977 года по МПК H04L7/06 

ных ошибок, выходы которого через последовыельно соедине}шые счетчики 7, 8 длины интервалов ошибок, элемент ИЛИ 9 и сумматор 1О подключены к входу накопите ля ошибок 11, вь:ход которого подключен ко вгорому входу сумматора Ю. Еэлок 6 вьщеления четных и нечетных ошибок включает триггер 12, выходы кото рого подключены соотвегственно к одним входам элементов И 13, 14, а входы подсоединены к другим входам этих же элемен тов И. Устройство работает следующим образом Генератор 2 вырабатывает П -значные комбинации сигналов фазового пуска или адресных коменд, которые сравниваются позначно с последовательностью из канала связи в корреляторе 3. На выходе коррелятора 3 появляются единичные сигналы при несовпадении сравниваемых знаков, которы поступают в блок 5 вычисления дли11Ы паче ошибок« .Каждой нечетной ошибке в принимаемой последовательности соотвегствует запуск счетчика 7 считывание (со сбросом показаний счегчика 8, а каждой четной оши ке - запуск 8 и считывание ( со сбросом) показаний счегчика 7. Значения Интервалов между ошибками в-двоичном коде со счетчзжоБ 7 и 8 .черед элемент ИЛИ 9, сумматор 10 заносятся в накопитель ошибок 11. На второй вход сумматора. 1О поступают предыдущие результаты, храдащиеся в наколнтейб ошибок 11. Благодаря этому в-накопителе ошибок 11 содержится кодовое двоичное число, определяюшее длительность пачки ошибок в принимаемой посыпке, ,Под дпияой пачки ошибок понимается число двоичных знаков между первым и последним оишбочными знаками Если при корреляционном сравнении W знаков посылки длина пачки ошибок не пре вышает значения, записанного в пороговом блоке -4, то по сигналу с делителя частоты 1 пороговый блок вьщает фазирующий . В противном случае поиск синхронс гнала продолжается. Устройство для вьщеления сигналов фазового пуска в каналах связи с группированием ошибок обеспечивает помехоустчзйчнвое выделение фазирующих или адресных сигналов. Формула изобретения 1. Устройство для выделения Сигналов фазового пуска, содержащее последовательно соединенные делитель частоты, генератор посылки фазового пуска и коррелятор, а та1сже пороговый блок, отличающее с я тем, что, с целью повышения помехоустойчивости, в него введен блок вььчисления длины пачек ошибок, а выход коррелятора черезблок вычисления длины пачек ошибок подключен к входу порогового блока, к другому входу которого подклк чен выход делителя частоты. 2,Устройство по п. 1, о т Г и ч аю ш е е с я тем, что бпок вычисления длины пачек ошибок включает бпок выделения четных и нечетных ошибок, выходы которого через поспедовательно соединенные счетчикй длины интервалов ошибок, элемент ИЛИ и сумматор подключены к входу накопителя ошибок, выход которого подключен, ко второму входу сумматора. . 3.Устройство по п. 2, о тлич аю ш е 8 с я тем, что блок выделения че.тных и нечетных ошибок содержит триггер, выходы которого подключены соответственно к одним входам элементов И, другие входы которых объединены со входами триггера.