Устройство для приема сигналов времени и кодовой информации о текущем времени Советский патент 1977 года по МПК H04L17/30 H04B1/06 

1

Изобретение относится к технике связи и может использоваться в устройствах приема сигналов времени и образцовых частот в составе телевизионных сигналов.

Известно устройство для приема сигналов времени и кодовой информации о текущем времени, содержащее селектор сигналов времени, один из выходов которого подключен к входу декодера и к сдвигающему входу первого регистра сдвига, выходы которых подключены к соответствующим входам дещифратора.

Однако известное устройство обладает низкой помехоустойчивостью.

Цель изобретения - иовыщение точности приема сигналов времени.

Для этого в устройство для приема сигналов времени и кодовой информации о текущем времени, например, передаваемых в телевизионном сигнале, содержащее селектор сигналов времени, один из выходов которого нодключен к входу декодера и к сдвигающему входу первого регистра сдвига, выходы которых подключены к соответствующим входам дещифратора, введены триггер задержки, элемент ИЛИ, второй регистр сдвига, запоминающий блок и триггер считывания, при этом выходы селектора сигналов времени подключены к входам триггера задержки, выход которого соединен со сбросовым входом

второго регистра сдвига и через элемент ИЛИ - с первым входом триггера считывания и со сбросовым входом первого регистра сдвига, выход последного разряда которого

подключен к сдвиговому входу второго регистра сдвига к второму входу триггера считывания и к другому входу элемента ИЛИ, причем выходы второго регистра сдвига подключены к соответствующим входам дещифратора, выходы которого подключены к входам запоминающего блока, а выход последнего разряда второго регистра сдвига соединен с третьим входом триггера считывания, выход которого подключен к управляющему входу

запоминающего блока.

На чертеже изображена стрзктурная электрическая схема предлагаемого устройства.

Устройство для приема сигналов времени и кодовой информации о текущем времени, например, передаваемых в телевизионном сигнале, содержит селектор 1 сигналов времени, один из выходов которого подключен к входу декодера 2 и к сдвигающему входу первого регистра 3 сдвига, выходы которых подключены к соответствующим входам дешифратора 4, триггер 5 задержки, элемент ИЛИ 6, второй регистр 7 сдвига, запоминающий блок 8 и триггер 9 считывания. Выходы селектора 1 сигналов времени подключены к

выходам триггера 5, выход которого соединен со сбросовым входом второго регистра 7 сдвига и через элемент ИЛИ 6 - с первым входом триггера 9 считывания и со сбросовым входом первого регистра 3 сдвига, выход последнего разряда которого подключеи к сдвиговому входу второго регистра 7 сдвига, к второму входу триггера 9 считывания и к другому входу элемепта ИЛИ 6. Выходы регистра 7 подключены к соответствующим входам дешифратора 4, выходы которого подключены к входам запоминающего блока 8, а выход последнего разряда регистра 7 соединен с третьим входом триггера 9 считывания, выход которого подключен к управляющему входу запоминающего блока 8. Устройство работает следующим образом. Секундные сигналы с одного из выходов селектора 1 сигналов времени, определяющие начало приема кодовой информации, поступают на сбросовый вход второго регистра сдвига 7 и через элемент ИЛИ 6 на сбросовый вход первого регистра сдвига 3, но так как кодовую информацию первого разряда (единицы секунд) текущего времени передают первыми четырьмя сигналами времени, следующими с частотой 25 Гц, после начала каждой секунды, то начало выделения кода задержано на 40 мс при помощи триггера задержки 5. Секундный импульс, пройдя через единичный вход триггера задержки 5 и элемент ИЛИ 6 устанавливает первый регистр сдвига 3 в первое положение. В таком же положении уже находится второй регистр сдвига 7. Это подготовит дешифратор 4 к приему информации. Со второго выхода селектора 1 сигналов времени кодовые сигналы поступают на вход декодера 2, который осуществляет выделение импульсов заданной длительности (2 и 5 MIKC), поступающих на один из входов дешифратора 4, на другие входы которого поступают селекторные импульсы с выхода первого регистра сдвига 3 и второго регистра сдвига 7; а с выходов дешифратора 4 импульсы кода текущего времени, соответствующие логическим «О или «1 подаются на соответствующие входы заиоминающего блока 8 и информация записывается в запоминающий блок 8. Ири поступлении с селектора 1 второго сигнала времени с частотой повторения 25 Гц первый регистр сдвига 3 перейдет во второе положение, второй регистр сдвига 7 останется в первом, а информация с выходов дешифратора 4 запишется в запоминающий блок 8. При поступлении с селектора 1 третьего сигнала времени частотой 25 Гц первый регистр сдвига 3 перейдет в третье положение, второй регистр сдвига 7 остается в первом и информация запишется в запоминающий блок 8. Наконец при поступлении с селектора 1 четвертого сигнала времени частотой 25 Гц первый регистр сдвига 3 перейдет в четвертое положение, второй регистр сдвига 7 останется R первом и информация занишется в запоминающий блок 8, Иос.;1с Н()ст -плсг1ия на вход первого регистра сдвига 3 первых четырех сигналов времени частотой 25 Гц, обеспечивающих прием первого разряда (едиииц секунд) эталонных часов, импульсов с четвертого выхода первого регистра сдвига 3 возвратит этот регист) в первое положение, а второй регистр сдвига 7 установит во второе положение. Далее работа элементов устройства происходит аналогичным образом с той лишь разницей, что второй регистр сдвига 7 разрешает прохождение через дешифратор в запоминающий блок принятой информации соответветствующих разрядов эталонных часов. Импульс с шестого выхода второго регистра сдвига 6, обеспечивающий расшифровку шестого разряда (десятки часов), подготовит к переключению через один из единичных входов триггер считывания 9, переключение которого произойдет только после поступления импульса с четвертого выхода первого регистра сдвига 3 (при приеме шестого разряда) на другой единичный вход триггера считывания 9. Далее импульс с выхода триггера считывания 9 поступит на управляющий вход запоминающего блока 8 и разрешит считывание накопленной информации с выходов заноминающего блока 8 в соответствующие разряды местных электроиных часов, юказаиия которых будут скорректированы в соответствии с состояниями двоично-десятичных декад, выполняющих функции запоминающего устройства. Иовыщениую надежность и точность приема сигналов времени и кодовой информации о текущем времени обеспечивает триггер считывания 9, установка которого в исходное состояние также, как первого 3 и второго 7 регистров сдвига происходит первым (секундным) сигналом с селектора 1, а переключение возможно лишь в том случае, если на оба единичных входа триггера считывания 9 оступят импульсы с соответствующих выхоов первого 3 и второго 7 регистров сдвига. оэтому в случае сбоя одного из регистров на один из единичных входов триггерг. считыания 9 не поступит нужный импульс и он останется в исходном состоянии. Поэтому в случае сбоя одного из регистров а один из единичных входов триггера 9 счиывания не ноступает нужный импульс и он стается в исходном состоянии. Предложенное устройство позволяет доольно быстро с повышенной точностью и наежностью осЗществлять прием сигналов ремени и кодовой информации о текущем ремени, передаваемых в составе телевизионых сигналов. Формула изобретения Устройство для приема сигналов времени кодовой информации о текущем времени,

например, передаваемых в телсвизлопном спгналс;. содержащее селектор сигп.алов времеип, одни 1з выходов которого подключен к входу декодера и к сдвигающему входу первого регистра сдвига, выходы которых подключепы к соответствуюи им входам дешифратора, отличающееся тем, что, с целью повышения точпости приема сигналов времени, введены триггер задержки, элемент ИЛИ, второй регистр сдвига, запоминающий блок и триггер считываиия, при этом выходы селектора сигналов времени подключены к входам триггера задержки, выход которого соединен со сбросовым входом второго регистра сдвига и через элемент ИЛИ-с первым входом

триггера считывания и со сбросовым входом иервого регистра едвига, выход последнего разряда которого подключен к сдвиговому входу второго регистра сдвига, к второму входу триггера считывания и к другому входу элемента ИЛИ, причем выходы второго регистра сдвига подключены к соответствуюП1НМ входам дешифратора, выходы которого подключены к входам запоминающего блока, а выход последнего разряда второго регистра сдвига соединен с третьим входом триггера считывания, выход которого подключеи к управляющему входу запоминающего блока.

15

sL ixsU lx-чЬчЬM Nl N

Nixvl/

j, чf b/коды инфо/}ма(ии

J О текущем бремени

t