Многоканальный знаковый коррелятор Советский патент 1978 года по МПК G06G7/19 

не может быть увеличено, и, следовательно, точность вычисления при фиксированном Т увеличить невозможно. Целью предлагаемого изобретения является увеличение точности измерения корреляционной функции полярным с дополнительными сигналами методом при фиксированном времени измерения. Указанная цель достигается тем, что в известный цифровой знаковый коррелятор введены буферные ячейки но числу каналов, выходы которых подключены ко входам триггеров последующих каналов, а входы буферных ячеек, кроме первой, - к выходам триггеров предыдущих каналов, вход первой буферной ячейки соединен с выходом первого компаратора. На чертеже приведена блок-схема предлагаемого коррелятора. Коррелятор содержит блоки согласования 1, компараторы 2, генераторы 3 вспомогательных случайных равновероятных сигналов, регистр сдвига 4, состоящий из последовательно соединенных буферных ячеек 5 и триггеров 6, генератор тактовых импульсов 7, блоки умножения 8, вр.емеиный селектор 9, кнопку с самовозврато.м 10, триггер управления 11, делитель частоты 12, интеграторы 13, блок считывания 14 и блок регистрации 15, входные зажимы 16 и 17. Коррелятор работает следующим образом. При определении функции взаимной корреляции сигналы x(t) и y(t) поступают на входные зажимы 16 и 17 блоков согласования 1 и далее на первые входы компараторов 2. На вторые входы компараторов 2 поступают случайные вспомогательные сигналы g(t) и g2(0 генераторов 3. Значение каждого из всномогательных сигналов независимы от напряжений исследуемых сигналов и друг от друга и равномерно распределены внутри интервалов от -Ai до Ai и от -AZ до AZ соответственно. Нри этом величина Ai должна быть больше или равна максимуму абсолютного значения первого исследуемого сигнала, а величина AZ должна быть больше или равна максимуму абсолютного значения второго исследуемого сигнала. Сравнение основного (исследуемого) и вспомогательного сигналов компараторами 2 происходит непрерывно. Фиксация результата сравнения происходит в момент поступления тактовых импульсов генератора 7 на управляющие входы компараторов. Результат каждого сравнения напряжения реализации со вспомогательным сигналом определяется как ±1, причем случаям x( или y((t соответствует-|-1, случаям A(/)g,(/) ИЛИ y(t)g(t) соответствует -1 на выходе соответствующего компаратора. Выходной сигнал одного из компараторов 2 подается на вход первой буферной ячейки 5 регистра сдвига 4. После окончания дейстВИЯ тактового и-мпульса, подаваемого на вторые входы всех ячеек 5 и 6 регистра сдвига 4 с генератора 7, значение выходного сигнала компаратора записывается в первую буферную ячейку 5 регистра 4. После окончания следующего тактового имнульса значение сигнала в первой ячейке 5 сдвигается в следующую рабочую ячейку 6 регистра сдвига 4, а в первую ячейку 5 записывается повое значение сигнала с выхода компаратора н т. д. Здесь для нростоты принято, что перед каждой рабочей ячейкой 6 установлено по одной буферной ячейке 5. Выходной сигнал второго компаратора 2 подается на нервые входы всех блоков умножения 8. На второй вход первого блока умнол ения 8 нодается сигнал с выхода первого комнаратора 2, а на входы остальных блоков умножения сигнал подается с выходов рабочих ячеек 6 регистра сдвига 4. Выходные сигналы блоков умножения 8 нодаются на управляющие входы интеграторов 13. На другие входы интеграторов 13 поступают тактовые импульсы генератора 7, которые суммируются илн вычитаются из содержимого интегратора в зависимости от вида сигналов соответствующих блоков умножения 8 (+1 или -1). Общее число нарных выборок задается с помощью схемы, состоящей из временного селектора 9, делителя частоты 12, триггера И и кнопки 10. Начало работы прибора определяется нажатием кнопки 10. Прн замыкании ее контактов импульсы генератора тактовых импульсов 7 ностунают на вход триггера 11 и устанавливают его в единичное состояние. Выходной сигнал триггера 11 открывает временной селектор 9, который разрешает прохождение импульсов на вторые входы интеграторов 13 на вход делителя частоты 12. После поступления Ni имнульсов на делитель частоты 12 на выходе его появляется имнульс, возвращающий триггер 11 в исходное (нулевое) положение. На этом измерение заканчивается. Значения сигналов в соседних ячейках регистра сдвига отстоят но времени друг относительно друга на время, равное периоду следования импульсов спроса. Го. Значения сигналов, подаваемых на вторые входы двух соседних схем умножения 8, отстоят но времени друг относительно друга на величину Дт (/ + ) Го, где i - количество буферных ячеек 5, включенных между соседними рабочими ячейками 6 или между первой рабочей ячейкой 6 н перым компаратором 2. Время измерения всех рдинат корреляционной функции можно опеделить из выражения T N, + (,. Из последнего вырал ения следует, что количество первых выборок N, (.(i + l)

может быть увеличено по сравнению с прототипом в t+l раз при одном и том же времени анализа Т.

Применение буферных ячеек, включенных между рабочими ячейками регистра сдвига, позволяет Звеличить точность коррелятора при принятом способе вычисления корреляционной функции.

Формула изобретения

Многоканальный знаковый коррелятор, содержащий первый и второй блоки согласования, входы которых являются соответственно первым и вторым входами коррелятора, выходы блоков согласования подключены к первым входам соответствующих компараторов, вторые входы которых соединены с выходами соответствующих генераторов вспомогательных случайных равновероятных сигналов, выход первого компаратора соединен с первым входом первого блока умножения, а выход второго компаратора подключен ко вторым входам блоков умножения каждого капала, выход каждого блока умножения через интегратор своего канала подключен к соответствующему входу блока считывания, выход которого соединен с входом блока регистрации, управляющий вход интегратора каждого канала подключен к первому выходу временного селектора, второй выход которого через делитель частоты соединен с первым входом триггера управления, второй вход которого подключей через кнопку с самовозвратом к выходу генератора импульсов, к управляющим входам компараторов, к первому входу временного селектора и к управляющим входам триггеров, выходы которых подключены соответственно к первым входам блоков умножения каждого канала, кроме первого, выход триггера управления соединен со вторых входом временного селектора, отличающийся тем, что, с целью увеличения точности, в

многоканальный цифровой знаковый коррелятор введены буферные ячейки по числу каналов, выходы которых подключены ко входам триггеров последующих каналов, а входы буферных ячеек, кроме первой, - к выходам

триггеров предыдущих каналов, вход первой буферной ячейки соединен с выходом первого компаратора.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 304583, кл. G 06 F 15,/34, 1971.

2. Авторское свидетельство СССР № 421011, кл. G Об F 15/34, 1973 -прототип.