Изобретение относится к автоматике и анапоговой вычиспитепьной технике и может быть использовано в аналоговых вычислительных и моцелирующих ус тройствах Известны устройства цпя извлечения квааратного корня из суммы квадратов двух величин IJ , применяемые в аналоговой вычислительной технике и моцелируюших устройствах и реализующие способ иэвесгного из математики лриближенного вычисления по формуле V X 2 4- у 2 «г 0,96Х + 0,398У при , Наиболее близким техническим решением к данному изобретению является устройство цля извлечения квадратного корня из суммы.квадратов двух величин 2.1 , содержащее два блока выделения модуля, выходы которых соединены с первым и вторым входами сумматора. Суммирование в сумматоре производив ся по формуле )0562|г1 /при|и,, Fbb.(/irJ+|II,/)40,5b2/Uy| при ,-/ТГ,|; где и М и у - входные напряжения, ЬЫХ выходное напряжение сумматора. Однако такое устройство не реализует эти зависимости при Air //U /-/Uj// LB t /ufla/U,/u/Uy/ меньше {.Ъ . При указанных уровнях сигналов устройство реализует зависимости по формупа ,,.398(/U,/4fUy/)f .(,)/U,/npM/tlJ /tJ / Bb,.) (0.562-K,J/U,/npH/y /Uj, где К ди - дополнительный коэффициент передачи, вносимый диоаом блока выделения наибольшего напряжения. Кди является нелинейной функцией огдЦ и изменяется в пределах от О цо О,562. Погрешность вычисления при указанных выше условиях может достигать 45%. Цепью изобретения явпяегся повышение гочносги II расширение циапааона входных сигнапов. Посгавпенная цепь цостигается тем, что устройство содержит схему сравнения, входы которой соединены с выходами бпоков выдепения модуля, коммутатор, вхоц которого соединен с выходом схемы сравнения, а выходы коммутатора соединены с первым, вторым и третьим входами сумматора. На чертеже показана функционапьная схема предлагаемого устройства. Устройство содержит бпоки выцепения модуля 1 и 2, схему сравнения 3, например на дифференциальном усипитепе, коммутатор 4, с выходами 5, 6, 7, сумматор 8, входы сумматора 9, 1О, 11. На входы бпоков выдепения модупя 1 и 2 подаются входные сигнапы U v -Tli , и V Cf) , на выходах указанных бпоков снимают напряжения/If ./ и, n/Uy/ TJj , которые подаются на схему сравнения 3, режим работы которой выбирают таким образом, чтобы у / напряже кие на выходе схемы сравнения 3 было положительным, а приД1у/- /и у/- отрицательным. Выходной сигнал схемы сравне)- ния 3 является управляющим для коммута тора, выполненного, например, на ключевых Ъптронах. При появлении на выходе схемы сравнения положительного напряжения ({Ujj| /Ilol) включается верхний оптрон. При этом выход 5 коммутатор подключается к выходу 7. Сигнал, пропорциональный/iTjv/ , поступает при этом на вход 9 сумматора и через коммутатор - на вход Ю сумматора. Коэффициент передачи сумматора по входу 9 равен 0,398, а по входу Ю - О,562. Сигнал, пропорциональный/TJy/ поступает только на вход 11 сумматора, так как на нижний оптрон подается запирающее напряжение с выхода схемы сравнения и электрическая связь между выходами 7 и 6 отсутствует. Коэффициент передачи сумматора по входу 11 равен 0,398 В случае/lI / /Uy/ напряжение на выхо- де схемы сравнения 3 отрицагопьно. Это напряжение запирает верхний оптрон и отпирает нижний. Появляется электрическая связь между выходами 7 и 6 и сигнап, пропорциональный/О у/, поступает на входы 11 и Ю сумматора, а сигнап пропорционапьный/1},(/ поступает только на вход 9 сумматора. Таким образом, при П / /Цу/на сумматоре происходит сложение в соответствии с формулой и 0,Э98(/1Г,/ /ТГу/)40,562/и /, дпри U O.U98( /Uy|)40.562/Uy/. Использование новых элементов-схемы сравнения и коммутатора позволяет сущест- -венно уменьшить зону нечувствительности относительного изменения входных сигналов и свести погрешность извлечения квад-i ратного корня из суммы квадратов двух величин к минимальной, определяемой пог решностью приближенного вычисления (4%). Формула изобретения Устройство для извлечения квадратного корня из суммы квадратов двух величин, содержащее два блока выделения модуля, выходы которых соединены с первым и вторым входами сумматора, о т п и ч а ющ е е с я тем, что, с целью повышения точности и расширения диапазона входных сигналов, оно содержит схему сравнения, входы которой соединены с выходами бло ков выделения модуля, коммутатор, вход Которого соединен с выходом схемы сравнения, а выходы коммутатора соединены с первым, вторым и третьим входами сумматора. Источники информации, принятые во. внимание при экспертизе: 1.Авторское свидетельство № 227712, кл. q 06 Q 7/2О, 1967. 2.Авторское свидетельство М 424168, кл. q 06 Q 7/20, 1972.
