Устройство для извлечения квадратного корня из суммы квадратов Советский патент 1984 года по МПК G06F7/552 

1 Изобретение относится к вычислительной технике и может быть исполь зовано в различных функциональных преобразователях, а также в устройст вах обработки дискретной информации. По основному авт.св.№ 1001094 известно устройство для извлечения квад ратного корня из суммы квадратов, содержащее первый и второй блоки выделения модуля, информационные входы которых являются соответствующими информационными входами устройства, сумматор-вычитатель, первый информационнь1й выход которого яв ляется выходом устройства, блок управления, первый выход которого соединен с управляющими входами первого и второго блоков выделения модуля и первым управляющим входом сум матора-вычитателя, коммутатор, первый и второй управляющие входы которого соединены с вторым и третьим выходами блока управления, множительно-делительный блок и сдвиговый регистр, выход первого блока выделения модуля соединен с первым информационным входом сумматора-вычитателя и с первым информационным входом первой группы входов коммутатора, три выхода которого соединены с тремя входами множительно-делительного блока, выход второго блока выделения модуля подключен к второму информационному входу сумматора-вычитателя и к второму информационному входу пе вой группы входов коммутатора, трети информационный вход первой группы входов которого соединен с вторым ин формационным выходом сумматора-вычитателя и входом сдвигового регистра, выход множительно-делительного блока подключен к третьему информационному входу сумматора-вычитателя и к перво му и второму информационным входам второй группы входов коммутатора тре тий-информационный вход второй группы входов которого соединен с выходом сдвигового регистра, четвертый выход блока управления подключен к второму управляющему входу сумматора-вычита- теля l. Недостатком известного устройства является малая точность вычисления квадратного корня из суммы квадратов двух чисеп. Цельизобретения - повышение точности вычисления функции. Поставленная цель достигается тем ITO в устройство для извлечения квад 28 ратного корня из суммы квадратов введен блок выделения минимального числа и регистр промежуточного результата, причем входы блока выделения минимального числа соединены с выходами первого и второго блоков выделения модуля, а выход подключен к первому информационному входу третьей группы входов коммутатора, второй и третий информационные входы третьей группы входов которого соединены соответственно с выходом множительно-делительного блока и выходом регистра промежуточного рег ультата, информационный вход которого соединен с вторым информационным выходом сумматора-вычитателя, управляющий вход регистра промежуточного результата подключен к первому выходу блока управления, пятый выход которого соединен с третьим управляющим входом коммутатора. На чертеже приведена структурная схема устройства для извлечения квадратного корня из суммы квадратов. Устройство содержит первый блок 1 выделения модуля, второй блок 2 выделения модуля, сумматор-вычитатель 3, множительно-делительный блок 4, коммутатор 5, блок 6 управления, сдвиговый регистр 7, регистр 6 промежуточного результата, блок 9 выделения минимального числа. Устройство реализует приближенную формулу вычисления квадратного корня из суммы квадратов двух чисел. . /Х + у ЧХи1у1-Д -Д -Д (1),. причем д . . . -«ixH 2( . 1б( где B min{tXI;|vj|}. Поправки Л , Д ij выведены из следуюпшх соотношений. Для вычисления первой поправки Д ц рассматривается выражение /- J |l l+ l-iИ П, тогда полуПринимая, что л чаем WJ) иНЩ : Для вычисления второй поправки Д, рассматривается выражение (| t|4l4l-u -Л,) откуда следует, что , (|l UUjl-/l).u, Принимается, что .О, а( 6-Д„ Поправка получена экспе1Ь((х1«-1ЧП риментально методом подбора. В итоге получаем соотношение (1) для вычисле ния квадратного корня из суммы квадр тов дву чисел с точностью 0,011%. Устройство работает следующим образом. Управляющий импульс с первого выхода блока 6 управления поступает на управляющие входы первого и второ го блоков 1 и 2 вьвделения модуля, за пускает устройство, а через первьй управляющий вход.сумматора-вычитателя 3 переводит последний в нулевое состояние, на первый и второй информационные входы сумматора-вычитателя 3 поступают величины|х( и |у| , кото рые также поступают на входы блока 9 выделения минимального числа, на первый и второй информационные входы первой группы входов коммутатора 5. Сумматор-вычитатель 3 производит вычисление суммы U) I j i которая поступает на третий информационный вход первой группы входов коммутатора 5 и запоминается в регистре промежуточного результата 8. Второй управляющий импульс блока 6 управления, поступающий на первый управляющий вход коммутатора 5, соединяет первую группу входов коммутатора 5 с его выходами, в результате величин 1 , поступают на множительно-делительный блок 4, который вычисляет первую поправку по формуле W- . Д. Величина первой поправки поступает на вычитающий вход сумматора-вычитателя 3, где вырабатьгеается величина Uy+l i Ai) .Эта величина удваивается на сдвиговом регистре 7 и величина 2-(1X1 - ) поступает на третий информационный вход второй группы входов коммутатора 5,на первый и второй информационные входы второй группы входов которого поступает вели чина Д ;( с выхода множительно-дели284тельного блока 4. Третий управляющий импульс блока 6 управления, поступающий на второй управляющий вход когы-fyтатора 5, соединяет вторую группу входов коммутатора 5 с его выходами, поэтому на множительно-делительный блок поступают величины л , 2.-(, 1-1и|-Л)в результате чего с выхода . последнего на вычитающий вход сумматора-вычитателя 3 поступает величина П1хи1Ч1-Дд1 в сумматоре-вычитателе 3 вырабатывается величина (1У-1+ , - Д 1 . Четвертый управляющий импульс блока 6 управления, поступающий на третий управляющий вход коммутатора 5, соединяет третью группу входов коммутатора 5 с его выходами, поэтому величины i Ъ ) 16 выхода блока V выделения минималього числа , Д. с выхода множительноелительного блока 4,1x1+1 1 с выода регистра промежуточного резульата 8 поступают на множительно-делиельный блок 4, на выходе которого ырабатывается третья поправка по ft-Ag Эта величина ормуле 2, ТбТЩ+т о оступает на вычитающий вход суммаора-вычитателя 3, в котором вырабатыается величина результата .nri7ij -|%l+ Ч -Лл- 7 i 1x1-14 . Z 211ХН1 |1-Л/ IbllXUlv n где .n {|Х1 }. Указанная величина результата посупает на первый информационный ыход сумматора-вычитателя 3, явяющийся выходом устройства, по управ- яющему импульсу, поступающему на торой управляющий вход с четвертого ыхода блока 6 управления. Введем обозначения: Z - точное значение искомой величиZj- приближенное значение искомой величины с. учетом двух поправок , Д J ,

z,- приближенное значение искомой величины с учетом трех поправок Д ju Hi J

д cfip точность приближенной формулы в процентах с учетом соответственно двух и трех поправок

, Ed uxi fas -u/i-u,)

г( -A - j-AjV, E)(y.l ,;

v

r iCUHiyi-u r

4 Лл(.. л V

4-f г-г , ,

(i Д cf,:--- , , t. - i

Экономический )ект от использования изобретения достигается за счет вычисления третьей поправки 8 формуле (1) и использования для этого блока выделения минимального числа и регистра промежуточного результата, что позволяет повысить точность вычисления квадратного кор из суммы квадратов двух чисел в 1015 раз, при этом максимальная относительная ошибка с/д гг101 ; 0,0117.

УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ КВА,ЦРАТНОГО КОРНЯ ИЗ СУММЫ КВАДРАТОВ по авт.св.№ 1001094, отличающееся тем, что,с целью повышения точности, в устройство введен блок вьщеления минимального числа и регистр промежуточного результата. причем входы блока выделения минимального числа соединены с выходами первого и второго блоков вьщеления модуля, а выход подключен к первому информационному входу третьей группы входов коммутатора, второй и третий информационные входы третьей группы входов которого соединены соответственно с выходом множительно-делительного блока и выходом регистра промежуточного результата, информационный вход которого соединен с вторым информационным выходом сумматора-вычитателя, управляющий вход регистра промежуточного результата подключен к первому выходу блока управления, пятый выход которого сое(Л С динен с третьим управляющим входом коммутатора.