Устройство для ввода информации от дискретных датчиков Советский патент 1978 года по МПК G06F3/04 

I

Изобретение относится к области вычислительной техники и может быть использовано в вычислительных системах для ввода ииформации от миожества дискретных датчиков.

Известно устройство для ввода информации от дискретных датчиков (ij, содержащее устройство запоминания изменения состояния датчиков, устройство формирования адреса, регистры и коммутатор и решающее задачу опроса датчиков и ввода в. вычислительную машину адреса датчика, состояние которого изменилось.

Недостатком такого типа устройств является их сложность.

Наиболее близким к даиному по сущности технического решеиия является устройство 2 для ввода информации, содержащее блок буферных регистров, входы которых соединены с информационным входом устройства, управляющие входы буферных регистров- подключены к соответствующим выходам распределителя опроса, выходы бу фериых регистров подключены к информационным входам блока формирования адреса датчика, выходы которого связаны с адресными выходами устройства, вход распределителя опроса подключен к первому иыходу блока управления, первый и второй входы которого связаны с управляющими вхолами устройства.

Недостатком этого устройства являетСИ большой объем оборудования.

Целью изобретения является упрощение ycTpoiicTBa.

Постаа1енная цель .аостигается тем, что в устройство введем элемент ИЛИ, выход которого подключен к третьему входу блока

управления и синхронизирующему выходу устройства, б,лок формирования адреса датчика содержит щифратор старших разрядов, группу коммутирующих ячеек по числу разрядов регистров первые выходы которых

подключенц к соответствукэщим входам шифратора младших разрядов, первый вход коммутирующей ячейки подключен ко-второму выходу коммутирующей ячейки соседнего Старшего разряда, третьи вы.ходы коммутирующих ячеек Подключены к группе вй1ходов блока формирования адреса датчика, соединенных с соответствующими входами элемента ИЛИ, управляющий вход блока формирования адреса датчика соединен с первым влодом коммутирующей ячейки самого старшего разряда к со вторым гзыходом блока управления, первая rpyrtna входов блока формирования адреса датчика соединена с соответствующими входами шифратора старших разрядов ft соответствующими выходами распределителя опроса, ииформационные входы блока формирования адреса датчика подключены, к соответствуюидим информационным входам коммутирующих ячеек, выходы шифратора старших разрядов и шифратора младших разрядов соединены с соответствующими выходами блока формирования адреса датчика. Кроме того, коммутирующая йчейка содержит элемент ИЛИ/входы которого соединены с соответствующими информационными входами ячейки, триггер, выходы которого подключены к первым входам первого и второго Э.ементов И, вторые входы которых соединены с первым входом ячейки, выходы первого и второго элементов И соединены соответственно с первым и вторым выходами ячейки, третий выход которой подключен к первому входу первого элемента И, первый и второй входы триггера подк.7ючены соответственно к выходу элемента ИЛИ и выходу первого элемента И. Кроме того, блок управления содержит задающий генератор, соединенный выходом с первыми входами первого и второго элементов Н, выходы которых соответственно подключены к первому и второму выходам блока, триггер, два входа которого соответственно подключены к первому и второму входам блока, первый н второй выходы триггера подключены ко вторым входам соответственно первого и второго элементов И, третий вход второго элемента И подключен к третьему входу блока и через элемент НЕ к третьему входу первого элемента И.,

На фиг. 1 представлена блок-схема устройства, а. на фиг. 2 -- блок-схема коммутирующей ячейки.

Устройство (.фиг. 1) содержит блок буферных регистров 1, объединяющий буферные регистры 2, блок.формирования адреса датчика 3. включающий группу коммутирующих ячеек 4, число которых равно числу разрядов буферного регистра 2, шифратор старших разрядов 5 и шифратор младших разрядов 6, распределитель опроса 7, датчик 8, элемент ИЛИ 9, блок управления 10, содержащий элемент НЕ II, триггер 12, задающий генератор 13 и первый 14 и второй 15 элементы И.

На фиг. 1 показаны выход синхронизации устройства 16, адресные выходы устройства 17; управляющие входы 18 и 19; коммутирующая ячейка 4 (фиг, 2) содержит элементы И 20 к 21, триггер 22 и элемент ИЛИ 23.

Устройство работает следующим образом,

Дискретные датчики 8 объединены в группы, так что каждая группа датчиков подключена к одному буферному регистру 2 из

блока буферных регистров I. Изменение состояния каждого отдельного датчика фиксируется переводом в единичное состояние триггеров соответствующих разрядов буферного регистра 2. Распределитель опроса 7 опрашивает состояния регистров 2, переписывая содержимое регистра в триггере 22 ячейки памяти 4 блока формирования адреса датчика 3. При этом с распределителя опроса

.7 сигналы опроса выдаются на шифратор старших разрядов 5.

Если опрашиваемый буферный регистр 2 не содержит разрядов, находящихся в единичном состоянии, то все триггеры 22 останутся в нулевом состоянни н на распределитель опроса от задающего генератора 13 через открытый элемент И 15 поступит очередной импульс переключения.

Если хотя бы один триггер 22 будет переведен в единичное состояние, то с выхода элемента И 21 соответствующей коммутирующей ячейки 4 на один из входов элемента ИЛИ 9 поступит сигнал, Который через элемент НЕ 11 и элемент И 15 блокирует поступление импульсов на распределитель опроса 7. Одновремеано возбуждается синхронизирующнй выход устройства 16. После этого устройство ожидает прихода сигнала на вход 19, разрешающего выдачу адреса на выход 17. При поступлении этого сигнала в блок управления 10 триггер 12 открывает элемент И 14 и на входы элементов И 20 и 2 выдается сигнал. Если при этом триггер 12 находится в нулевом состояний, то. сигнал через элемент И 20 протра$ слируется на вход элементов И 20 и 2 следующей коммутирующей ячейки 4. Если триггер 12 находится в единичном состоянни, то поступивший сигнал через элемент И 2 поступит на шифратор младших разрядов 6 и на подготовку сброса триггера 12. При этом на выходах 17 устройства будет выдаваться адрес датчика, изменившего свое состояние.

В случае, еслн в нескольких коммутирующих ячейках 4 будут возбужденные триг-. геры 22, то адреса соответствующих датчиков будут выдаваться последовательно в

порядке возрастания номеров разрядов буферного регистра 2.

После выдачи последнего адреса снимается сигнал с выхода 16, в ответ выдается сигнал на вход 18 и устройство переходит в режим опроса регистров.

Таким образом, устройство осуществляет опрос дискретных датчиков, обладая 1фостой кoнcfpyкциeй.

Формула изобретения

1. Устройство для ввода информации от дискретных датчиков, содержащее блок буферных регистров, входы которых соединены с информационным входом устройства, управляющие входы буферных регист)о1 нояключены к соответствующим выходам распределителя опроса, выходы буферных регистров подключены к информационным входам блока формирования адреса датчика, выходы которого связаны с адресными выходами устройства, вход распределителя опроса подк тючен к первому выходу блока уиравления, первый и второй входы которого связаны с управляющими входами устройства, отличающееся тем, что, с целью упрощения устр(зйстБа, в него введен, элемент ИЛИ, выход которого подключен к третьему входу блока управления и синхронизирующему выходу устройства, блок формирования адреса датчика содержит шифратор старших разрядов, группу коммутирующих ячеек по числу разрядов регистров, первые выходы которых подключены к соответствующим входам шифратора младших разрядов, первый вход коммутирующей ячейки подключен ко второму выходу коммутирующей ячейки соседнего старшего разряда, третьи выходы коммутирующих ячеек подключены к группе выходов блока формирования адреса датчика, соединенных с соответствующими входами элемента ИЛИ, управляющий вход блока формирования адреса датчика соединен с первым входом коммутирующей ячейки самого старшего разряда и .со вторым выходом блока управления, первая группа входов блока формирования адреса датчика соединена с соответствующими входами шифратора старших разрядов и с соответствующими выходами распределителя опроса, информационные входы блока формирования адреса датчика подключены к соответствующим информационным входам коммутирующих ячеек, выходы шифратора старших разрядов и шифратора младших разрядов соединены с соответствующими выходами блока формирования адреса датчика.

2. Устройство по п. I, отличающееся тем, что коммутирующая ячейка памяти содержит элемент ИЛИ. входы которого соединены с соответствующими информационными входами ячейки, триггер, выходы которого подключены к первым входам первого и 10 второго элементов И, вторые входы которых соединены с первым входом ячейки, выходы первого и второго элементов И соединены соответственно с первым и вторым выходами ячейки, третий выход которой подключен к первому входу первого элемента И,

первый и второй входы триггера подключены соответственно к выходу элемента ИЛИ и выходу первого элемента И.

3. Устройство по п. I, отличающееся тем, что блок управления содержит задающий

генератор, соединенный выходом с первыми входами первого и второго элементов И, выходы которых соответственно подключены к первому и второму выходам блока, триггер, два входа которого соответственно под {лкзчены к первому н второму входам блока, первый и второй выходы триггера подключены ко вторым входам соответственно первого и второго элементов И, третий вход второго элемента И подключен к третьему входу блока и через элемент

НЕ - к третьему входу первого элемента И.

Источники информации, принятые во внимание при экспертизе:

1. Авторское свидетельство СССР i4b 377759, кл. G 06 F 3/04, 1970. 5 2. Авторское свидетельство СССР № 448458, кл. G Об F 3/00. 1972.

7

г.г