Устройство для контроля электрического монтажа Советский патент 1978 года по МПК G01R31/02 G06F17/00 

1

Изобретение относится к области вычислительной техники и может быть использовано для контроля электрического монтаж, различных электронных устройств.

Известны устройства 1, содержащие измерительный блок, коммутаторы опроса,блок считывания, блок памяти, блок коммутационных ключей.

Недостатком известных устройств является их сложность.

Наиболее близки.м к данному по сущности технического рещения является устройство 2 , содержащее дешифратор, логические ячейки памяти, узел считывания, узел индикации, узел синхронизации, узел анализа, два входных регистра и элемент ИЛИ, причем каждый выход дешифратора подключен к первому входу соответствующей логической ячейки памяти, первый выход которой соединен с соответствующим выходом устройства, первый вход узла анализа соединен с выходом элемента ИЛИ, входы которого соединены со вторыми выходами соответствующих логических ячеек памяти, входы опроса которых соединены соответственно с выходами опроса узла анализа, выход узла считывания подключен ко входам первого и

второго входных регистров, второму входу узла анализа и первым входам узла синхронизации и узла индикации, второй выход узла анализа подключен ко вторым входам узла индикации и узла синхронизации, первый выход которого соединен со входом узла считывания, третий вход и второй выход узла синхронизации соединен соответственно со вторы.м выходом и третьим входом узла анализа.

Основным недостатком известного устройства является сложность вьтвления лищних и неверных соединений из-за отсутствия.возможности автоматического поиска указанных неисправностей. Кроме того, в случае выхода из строя ячейки памяти (нет записи «1), устройство выдает «ложный сигнал наличия цепи.

Целью настоящего изобретения является расширение функциональных возможностей устройства, повышение достоверности контроля.

Поставленная цель достигается тем, что в устройстве введены узел переключения, регистр текущего адреса и схема сравнения адресов, причем третий и четвертый выходы узла анализа подключены соответственно ко входу регистра текущего адреса и первому входу узла переключения, выход которого соединен со входом дешифратора, входы схемы сравнения адресов подключены к выходу второго входного регистра и первому выходу регистра текущего адреса, второй вход которого и выход первого входного регистра подключены соответственно ко второму и третьему входам узла переключения, выход схемы сравнения адресов соединен с четвертым входом узла анализа.

На чертеже представлена блок-схема устройства для контроля электрического монтажа, которое содержит узел считывания 1, узел 2 индикации, узел 3 синхронизации, узел 4 переключения, регистр 5 текущего адреса, схема 6 сравнения адресов, первый 7 и второй 8 входные регистры, узел 9 анализа, дешифратор 10, элемент ИЛИ 11, логическую ячейку 12 памяти, вхо/ты устройства 13-1 -13-п. В состав логической ячейки 12 памяти входят, например, диод 14, триггер 15 и элемент И 16. В состав узла 9 анализа входят, например, сдвиговый регистр 17, дещифратор 18, формирователь 19 управления сигналов и распределитель 20. На чертеже обозначены входы опроса 21, 22 и 23.

Устройство работает следующим образом.

По команде узла 3 синхронизации формирователь 19 подключает входной .регистр 7 к дешифратору 0, а распределитель 20 по входу 23 записывает «1 в триггеры всех логических ячеек 12. При подключении входного регистра 7 на одном из выходов дешифратора 10, номер которого определяется числом, записанным в регистре 7, появляется сигнал и соответствующая логическая ячейка готовится к считыванию. Имнул ;С считывания поступает на вход 21 с распределителя 20. Поскольку на первом и втором входах элемента И 16 присутствуют сигналы с выхода триггера 15 и дешифратора 10, то на выходе данной ячейки появится, пмпульс, который через элемент ИЛИ 11 поступит на входы распределителя 20 и сдвигового регистра 17. Сдвиговый регистр 17 производит запоминание считанной «1, а распределитель 20 по входу 22 производит запись «О в триггер 15 выбранной логической ячейки

12.На выходе триггера 15 появится нулевой сигнал, который поступит на элемент И 16 данной ячейки и на соответствующий вход

13,например 13-1. Если данпая точка имеет соединение с другими точками, то потенциал «О поступит на элемент И 16 ячеек, которые соединены с эти.ми точками.

После опроса первого адреса формирователь 19 подключает к дешифратору 10 регистр текущего адреса 5, а распределитель 20 производит считывание информации из логической ячейки 12, номер которой соответствует числу, записанному в регистре текущего адреса 5. Если эта точка, например 13-2, имеет гальваническую связь с исход 3

ной точкой 13-1, то произойдет считывание «О, т.к. элемент И 16 логической ячейки 12 будет закрыт потенциалом «О, поступающим через соединение в монтаже и вход 13-2. Если точка 13-2 не имеет гальванической связи с точкой 13-1, то произойдет считывание «1, так как элемент Н ббудет открыт ед,иничны.ми сигналами с выхода триггера 15 этой ячейки и соответствующего выхода дешифратора 10.

Таким образом, с выхода элемента ИЛИ

11 при проверке соединения между двумя

точками снимается код «10 при наличии

соединения между точками или «II - при

5 отсутствии соединения между точками.

Для повыщения достоверности контроля устройство производит вторичный опрос тех же адресов, который производится по описанному выще алгоритму, но адреса опрашиваются в обратной последовательности.

После вторичного опроса сдвиговый .регистр 17 будет хранить код «10, 10 - при наличии соединения, код «11, М - при отсутствии соединения.

Формирователь 19 по сигнала.м дешифратора 18 и схемы сравнения адресов 6 выдает на узел 3 синхронизации сигналы для организации проверки новой пары адресов или считывания нового кода инфор.мации, а. также сигнал формирования текущего адред са в регистр текущего адреса 5.

Неисправность триггеров 15, элементов И 16 и ИЛИ 11 или случайный сбой приводит к изменению выходного кода выдаваемого па вход узла анализа. Так, напри.мер, отсутствие прохождения сигнала через элемелт И 16 в какой-либо логической ячейке памяти 12 приводит к появлению кода «0110 или «1001 при проверке соединения .между точкой, соответствующей этой ячейки, и любой другой. Дешифратор 18 выявляет все возможные изменения кода, возникшие при неисправности логических ячеек или случайном сбое, и выдает сигнал на узел 3 синхронизации для повторной проверки соеди} епия .между те.ми же точками. Если при вторичной проверке происходит изменение кода, то происходит останов устройства.

В режи.ме еамоконтроля, при исправнь х логических ячейках 12, в узел анализа поетупают код «10 при наличии соединения и код «11 при отсутствии соединения при прямом и инверсном опросах. Соответственно могут выделяться неисправности устройства, искажающие заданные реакции на определенные воздействия.

Устройство позволяет также контролировать блоки, построенные на базе логических эле.ментов И, ИЛИ, НЕ

Программа проверки подобного логического блока наносится на программопоситель, например перфоленту. В начале записывается кадр, который содержит признак начала проверки, за ним кадры, каждый из которых содержит адрес входной точки проверяемого блока, признак «О («1), который нужно подать на этот вход, и команду записи информации. Далее записываются кадры, которые содержат адреса выходных точек проверяемого блока, признаки «О или «1, которые должны поступать с этих точек, и команда считывания информации. При отработке кадра, содержащего признак начала проверки, узел 3 синхронизации выдает команду распределителю на запись «1 во все логические ячейки 12 по входу 23, а узлу считывания 1 - команду на ввод следующего кадра. При считывании кадра во входной регистр 7 записывается адрес входной точки проверяе.мого блока, а формирователь 19 принимает команду записи. Так как в исходном состоянии в логических ячейках- 12 установлены «1, то по программе в логические ячейки 12 записывается только сигнал «О. Во время отработки введенного по сигналу узла 3 синхронизации формирователь 19 производит подключение входного регистра 7 к дещифратору 10 и распределитель 20 по входу 22 запись «О в выбранную логическую ячейку, с выхода которой сигнал «О через выходную точку, например 13-2, подается на вход проверяемого блока. После отработки кадра вводится и отрабатывается следующий кадр и т. д. В момент когда будут отработаны все кадры с входными адресами и признаками входных величин, с выхода элемента ИЛИ 11 на вход проверяемого блока поступит код, заданный в нрограмме.. Проверка выходных сигналов блока производится при отработке кадров, содержащих адреса выходных точек. При считывании таких кадров входной регистр 7 принимает, адрес выходной точки проверяемого блока, формирователь 19 - сигнал «О или «1, который должен быть на этом выходе, а элемент И 16 - команду считывания. При отработке каЛра формировате.чь 19 производит подключение входного регистра 7 к дещифратору 10, а распределитель 20 по входу 21 осуществляет считывание информации из выбранной ячейки 12. Сигнал «1 на выходе логической ячейки 12 появится в случае прихода «1 с контролируемого блока через вход, например, 13-1. Если с контролируемого блока приходит сигнал «О, то элемент И 16 закрывается этим потенциалом. Выход-триггера 15 ячейки отключается диодом 14 от входа элемента И 16, потому что на анод диода подается сигнал «О, а на катод - «1. С выхода выбранной логической ячейки 12 считывается сигнал «О. Сигналы с выхода элеменЧа ИЛИ 11 запоминаются сдвиговым регистром 17. Формирователь 19 по сигналам дешифратора 18 и командам узла считывания 1 дает заключение о правильности работы блока. Если сигнал на выходе проверяемого блока соответствует заданному в программе, то вводится и отрабатывается следующий кадр, а если не соответствует - осуществляется останов. Таким образом, достоверность контроля монтажа повышается за счет двойного и инверсного опроса адресов, а также за счет выявления при проверке сбоев,, вызванных неисправностью устройства или случайным внешним воздействием. Формула изобретения ./стропство для контроля электр1 ческого монтажа, содержащее дешифратор, логические ячейки памяти, узел сч 1тыва1и1я, узел индикации, узел синхронизации, узел анаЛ1 за, два входных peiHCTpa и элемент ИЛИ, приче.м каждый выход дещифратора подключен к первому входу соответствуюп;ей логической ячейки памяти, первый выход которой соединен с соответствующим выходом устройства, первый вход узла анализа соединен с выходом элемента ИЛИ, входы которого соединены со вторыми выходами соответствующих логических ячеек памяти, входы опроса которых соединены соответственно с выходами опроса узла анализа, выход узла счптыва1 ня подключен ко входам первого i: второго входных регистров, второму входу узла анализа и первым входам узла синхроьп1зации и узла индикации, второй Быхсд узла анализа подключен ко вторым входам узла индикации и узла сикхронизации,. первый выход которого соединен со входом узла считывания, третий вход и второй выход узла синхронизации соединены соответственно со вторым выходом и третьим входом зла а} ализа, отличающееся тем, что, с целью повыщения достоверности контроля, в устройство введены узел переключения, регистр текущего адреса и схема сравнения адресов, причем, третий и четвертый выходы узла ана.шза подключены соответственно ко входу регистра текчщего адреса и первому входу узла переключен 1Я, выход которого соединен со входом дещифратора, входы схемы сравнения адресов подключенЕ) к выходу второго входного регистра Г1 первому выходу регистра текущего адреса, второй вход которого и выход первого входного регистра подключешя соответствен}1О ко второму и третьему входам узла перек.почения, выход схемы сравнения адресов соединен с четвертым входом зла анализа. Источники И1.:ф()рмации, принятые во Biniмание экспертизе: 1..Хеторское свидетельство СССР .9 455299. кл. G DI R 31/02, 1973. 2...BTOpcKoc- свидетельство СССР ЛЬ 482726, кл. G 05 В 23/00, 1974.

J