Устройство для коррекции фазы цифровых сигналов записи и считывания Советский патент 1979 года по МПК H04L7/02 

3 -1ия 2, выход которого подключен к первому входу блока плотнения,3 импульсов, па второй вход которого подан сигнал «разрешение уплотнения, а также два счетчика 4, 5 и два элемента НЕ--И 6 и 7, а блок сравнения 2 выполнен в виде двух триггеров 8 и 9, iipH этом выходы первого счетчика 4 подключены соответственно к входу записи буферного блока -1 памяти, к тактовому входу первого триггера 8 и к входу D второго триггера 9, к-входу установки нуля которого подключен выход первого триггера 8, к входу D которого подключены выходы второго счетчика 5 через первый элемент НЕ-И 6, а выход блока уплотнения 3 импульсов подключен через второй элемент НЕ-И 7 к тактовому входу второго триггера 9 и к входу второго счётчика 5, выход которого подключен к входу считывания буферного блока 1 памяти, причем на тактовые входы первого счетчика 4 и второго элемента НЕ-И 7 соответственно поданы тактовые импульсы записи и считывания, на вход установки нуля первого триггера 8 подан задерживающий сигнал, а выход второго триггера 9 является выходом блока сравнеС помощью предлагаемого устройства возможно числовое сравнение фаз тактовых сигналов записи и тактовых сигналов считывания в дискретные моменты сравнения, причем эти моменты появляются благодаря переходам сравниваемых тактовых сиг налов. Устройство позволяет производить грубое сравнение фаз или детектирование «перехода в основное состояние посредст,вом квантования моментов сравнения, соответствующих п бинарным элемента.м и точное сравнение фаз или детектирование «перехода в основное состояние посредством квантования моментов сравнения, равных одному бинарному элементу, прцчем точное сравнение приводится в действие в результате грубого сравнения. Точное сравнение является необходимым, так как одно грубое сравнение может в определенных частотных условиях вызвать чрезмерный интервал ожидания во время уплотнения. Кро.ме того, благодаря устройству возможна предварительная оценка сдвига фаз, достаточная для осуществления опознания. Устройство работает следующим образом. В блок сравнения 2 поступают тактовые сигналы от счетчиков 4 и 5. Блок сравнения 2 выдает сигнал С, передаваемый в блок утлотнения 3. В блоке уплотнения переход в основное состояние осуществляется введением в буферный блок 1 запроса опознавания. Осуществление этого опознавания или .-введение одного бинарного элемента вызывает скачок фазы на длительность одного бинарного элемента и, таким образом, выход из основного состояния. Сигнал Е сти4рання длительности одного тактового импульса, вызывающий выход из основного состояния, вводится через элемент НЕ-И 7. В блок уплотнения 3, кроме того, поступает сигнал разрешения опознавания AJ, формируемый во время выработки сетки с помошью импульса сетки в промежуток времени, предназначенный для бинарного элемента опознавания. В блоке уплотнения 3 запоминается сигнал С и восстанавливается сигнал F, когда в запоминаюш,ее устройство поступает сигнал А, Сдвиг фаз между тактовыми сигналами записи HDJ и считывания HDL, достаточен для осуществления грубого детектирования и тем более, точного детектирования. Сигнал S, поступающий из счетчика 4, представляет собой сигнал с частотой Fe/n, где п - число тактов считывания. На вход триггера 8 пЪступает сигнал S, а также сигнал , G, полученный на выходе элемента НЕ-№6, на который приходят два сигнала от счетчика 5, и представляющий собой импульс отрицательной полярности с длительностью, равной I/De.BO все п отрезков тактового периода считывания. Поскольку передний, фронт сигнала, S лежит вне длительности импульса сигнала G, то выход триггера 8 осдается в нулево.м состоянии и, таким образом, блокирует в нулевом состоянии выход триггера 9. Более значительный сдвиг фаз между тактовым сигналом записи HDJ, с частотой ре и тактовьтм сигналом считывания HDLi со средней частотой De. Передний фронт сигнала S сравнивается с состоянием сигнала G, и выход триггера 8 переходит в состояние «1, т. е. в основное состояние, Сигнал, выходящий с выхода триггера 8, приводит в действие триггер 9 основного состояния. В этот момент выход триггера 9, на вход тактового устройства которого поступают тактовые сигналы записи HDJ и тактовые сигналы считывания HDL, остается в нулевом состоянии и не готов перейти в основное состояние. Переход в основное состояние триггера 9 нроисходит в момент, когда сдвиг фазы достаточен и когда, таким образом, передний фронт тактового сигнала считывания HDL по времени соответствует части «1 тактового сигнала записи HDJ.- Таким образом, посредством триггера 9 осуществляется переход в основное состояние, т. е. переход этого триггера 9 в состояние «1, начиная с момента перехода, в предосновное состояние, в любой момент тактового, сигнала считывания HDL, когда сдвиг фаз становится достаточным. Полученный таким образом период ожидания является минимальным. Триггер 8 осуществляет сравнение по фазе всех п бинарных элементов. Это - грубое детектирование, Триггер 9 осуществляет сравнение по фазе всех бинарных элементов; это - точное