Устройство для программного управления Советский патент 1979 года по МПК G05B19/02 

1

Изобретение огносигся к командной аппаратуре дискретных снсгем управления, работакяцих по п хэграмме.

Известны устройства, которые содер- }кат блок вывода, программный блок, бло ввода, подключенный к приемникам входных переменных, выходы которых через блок ИЛИ-НЕ, два приемника промежуточных переменных и блок ИЛИ соединены с входами приемников выходных переменных, вторые входы которых соединены с выходом программного блока, а выходы с блоками вывода, блоком памяти н блоком задержки, причем выходы блоков задержки и памяти подключены к соответствующим входам блока ввода Jjlj .

Однако отсутствие контроля некспраБности блоков ввода к блока вывода приводит к ложным срабатываниям и снижае надежность устройства.

Наиболее близким к изобретению по . технической сушностн является устройство для программного управления, содержащее последовательно соединенные первый блок задержки, первый элемент НЕ, блок контроля, первый элемент ИЛИ, узел блокировки, блок задания программы, выход которого соединен с входом первого блока задер ккй и с первыми входами блока памяти выходных переменных, вторые входы которого подключены к выходУ; второго элемента ИЛИ, входы которого сое динены с выходами блоков памяти промежуточных переменных, первые входы которых соединены с выходом первого блока задержки, а вторые входы - один непосредственно, а другой через второй элемент НЕ подключены к одному из входов блока контроля и к выходу третьего элемента ИЛИ, входы которого соедине- иены с соответствующими выходами блока памяти входных переменных, первые входы которого подключены к выходу первого блока .задержки, а вторые входык выходу логического блока, первый вход которого соединен с выходом второго блока задержки, вход которого подключен к первому выходу блока памяти выходных переменных, второй и rfrerHfi выходы которого соединены с соогвегсгвуюи1Имн входами основного блока памяти, один из выходов которого соепинен с вгорым входом логического блока, а четвертый выход блока памяти выходных переменных подключен к входу блока управления 2| .

К недостаткам известного устройс ва относится отсутствие контроля выходов блоков управления и памяти в то время, когда ситуация датчиков отбора информации по входу не подошла на данной .команде управления, а по выходам блоков управления и памяти (если они должны подать сигнал по программе) будет снят контроль в то время, когда состояние выходов их нэ изменилось, и наоборот. При этом также огсутсгвует контроль между такгами работы устройства. Все это может привести к бесконтрольной выдаче ложной информации на исполнительные механизмы, а также способствовать ложному формированию входного алгоритма с помо1дью обратных связей блока памяти с входами логического блока.

Целью язобрегения является увеличение надежности работы устройства.

Достигается это тем, что устройство дополнительно содержит элементы И-НЕ, третий и четвертый элементы НЕ, дополнительные блоки памяти и блок дифференцирования, вход которого соединен с выходом основного блока памяти, входы которого подключены к первым входам элементов И-НЕ, вторые входы которых соединены с выходом блока дифференцирования, один из входов которого непосредственно и через третий элемент НЕ подключен к соответствующим входам первого и второго дополнительных блоков памяти, одни из входов дополнительных блоков памяти соединены с выходом блока задания программы, входы первого элемента ИЛИ сбединены с выходами элементов И-НЕ и дополнительных блоков памяти, третий из которых непосредственно, а четвертый через четвертый элемент НЕ соединены с выходом блока управ;1ения , причем входы пятого и других дополнительных блоков памяти подключены соответственно к выходам второго блока задержки н второго элемента ИЛИ.

На фиг, 1 показана блок-схема предлагаемого устройства; на фиг. 2 - условно развернутые таблицы состояний..

Устройство содержит логический блок 1, блок управления 2, основной блок памяти 3, блок задержки 4, элемент ИЛИ 5, элемент НЕ 6, элементы ИЛИ 7 к 8 элементы НЕ 9 н Ю, блок задания программы 11, блок задержки 12, блок памяти входных переменных 13, блоки памяти промежуточных переменных 14 и 15, блок сигнализации 16, узел блокировки 17, блок контроля 18, дополнительный блок.памяти 19, блок дифференцирования 2О, элемент И-НЕ 21, дополнительный блок памяти 22, блок памяти выходных переменных 23, элемент НЕ 24.

Логический блок 1 прецназначен. апя ввода входных переменных и состоит из нескольких самостоятельных внешних цепей ввода, образующих с помощью элементов НЕ 6 прямые и инверсные выходы. Входы логического блока 1 соединены с технологическими датчиками А

nr

Блок управления 2 состоит из нескольких самостоятельных выходных канал ов21,..Х, с усилителями дискретного сигнала, осуществляющими управления механизмами технологического объекта (1 ..., П).

Основной блок памяти 3 состоит кз нескольких элементов Память (на схеме показан один элемент) с входами включения Xi и отключения Хя .

Блок задержки 4 состоит их нескольких элементов Задержка с входами включения Хд .

Узел блокировки 17 предназначен для остановки выполнения программы в случае неисправности блока управления 2, основного блока памяти 3, блока задержки 4.

Блоки памяти промежуточных переменных 14 и 15 предназначены для программирования функций ДИЗЪЮНКЦИИ н конъюнкции над входными переменными, поступакчцими согласно заданной прсн рамме с логического блока 1,

Таблица состояний имеех строки (входные Pf , 5 выходные Zj,X, Xg , Э И, ИЛИ п дополнительные X т п

Входные строки предназначены для программирования значений входных переменных. На каждую переменную предусматривается две строки - одна О используется для программирования прямого, а вторая р - инверсного значения пере енной. Каждая выходная строка препназначена для программирования значений переменных .Xg, Xj. Промежуточные строки И и ИЛИ предназначены для настройки выхода с блоков 14 и 15 на реализацию операции конъюнкции или дизъюнкции, причем в каждом столбце программируется выполнение только Одной операции. Каждая дополнительная строка предназначена для программирования дополнительных переменных х,, Ч , X AJJ , лл t настроенных соотвегсгвенно на контроль блока управления 2, основного блока памяти 3, блока задержки 4 н блоков памяти выходных пер еменных 1 связанных с ними. Каждый столбец Q -Q таблицы состоянкй соответствует одному из состоя ний устройства (такту его работы) и дает возможность программировать значение входных переменных и соответствующих им значений выходных переменных. Программирование таблицы состояний заключается в образовании в ней тополо гии, которая разрешает или запрещает п(Х)хождение сигнала. Работа устройства заключается в неп рерывном перемещении во времени кажд го столбца программных таблиц состояний, записанных в блоке задания програ мы 11, одновременно по всем программируемым в данном столбце строкам При этом происходит сравнение фактического входного слова AtT7 pt (ргпРрР на выходе элемента ИЛИ - НЕ 5 с прог раммным, заданным в каждом столбце таблицы состояний. Если фактическое входное слово соотгзетствует программному, . то на выходе элемента ИЛИ 7 появится сигнал, который поступят на вхо ды блока памяти выходных переменных 23, которые пропускают сигналы на соответствующие входы блока управления 2, основного блока памяти 3 и на вход блока задержки 4. Длительность сигнала заансит ог скорости перемещения данного столбца таблицы состояний относительно &IOKOB 13, 14 и 15. При этом на входе основного блока памятв 3 появляется непрерывный, сигна Р нри подаче на его вход X { единично- гч импульсного сигнала, который исчезает при подаче единичного импульсного сигнала на второй вход Xg . 9 П(Ж посгуплсини на вход задержки 4 еЦИНИЧНОГО ИМГ уЛЬ1:ИОГО СИГего выходе С импульсный сигнал нала на появляется в соответствии с заданной задержкой. Таким образом, блок задания программы 11 осуществляет алгоритм управления определенным механизмом по заданной программе. Контроль блока памяти входных переменных 13 на отсутствие неисправности типа короткое замыкание производится в каждом такте работы устройства во время, формируемое дополнительным блоком задержки 12. При этом, если Один иэ элементов блока 13 поврежден, то на его выходе присутствует .сигнал, который через блок ИЛИ 5 поступает на один из входов блока контроля 18. На втором входе блока кон-роля информации 18 Б это время присутствует программный сигнал, поступающий через блок НЕ 9 и дополнительный блок задержки 12 от блока задания про1 раммы 11. Блок контроля 18 срабатывает н через блок ИЛИ 9 выдает сигнал узлу блокировки 17, который остановит блок 11, и выдаст сигнализацию о не 1Оправности работы устройства. Контроль работоспособности блоков управления 2, ОСНОВЕЮГО блока памяти 3 и блока задержки 4, а также памяти информации выходных переменных 23 на отсутствие в них короткого замыкания) производится в каждом столбце таб лиды состоя(шй. При sTOMj если в условно развернутых программных таблицах состояний (см. фиг. 2) выходные строки 71., X j программируют на прохождение сигналов с выхода блока ИЛИ 7, то соответствующие им дополнительные строки таблицы Xj, Xfj не программируют, а программируют строки X ( и Xfj . Если же выходную строку не программируют, а в основном блоке памяти 3 программируют строку Х , то в таблице состояний подлежат программированию строки Xjv и Xjj . Это вызвано тем, чтобы исключить выдачу ложной информации на выходе блока управления ц и иа входы логического блока ввода 1 как во время присутствия, так и во время отсутствия на их выходах информационных сигналов. При появлении (отсутствии) сигналов иа выходах блока управления 2 Или оСт

новного блока памяти 3 в ге временные такты работы устройства, когда по программе работы они отсутствуют (присутствуют), н при эгок. запрограммированы яополпительные блоки памяти 22 по выходам ,,ro rtpH. наличии сигнала на выходе блока ИЛИ 7 с выхода соответствующего допо1ЛР1Ителъного блока памяти 22 поступит сигнал через блок ИЛИ 8 на вход узла блокировки 17, который остановит работу усгройсгва, зафиксировав при этом неисправность работы устройст ва, а соответстгауквдий сигнальный блок 16 укажет место повреждения.

Налич11е блоков НЕ Ю, соединякилих соответствующие входы дополнительных блоков памяти 22 с выходами соответствующих блоков 2 н 3, дает возможность производить контроль указанных выше блоков тогда, когда на их выходах сигналы присутствуют.

Пополнительная строка )(д развернутой программной таблицы состояний подлежит программированию в ге временные такты работы устройства, когда сигнал на выходе блока задержки 4 по программе огсутствует. При появлении сигнала на выходе блока задержки 4 тогда, когда он не программируется на запрограммированный дополнительный блок памяти 19 поступит сигнал с выхода блока задержки 4. Блок 19 сработает и выдаст сигнал через блок ИЛИ 8 на узел блокировки 17, который остановит работу блока задания программы 11, а соответствующий сигнальный блок 16 зафиксирует место неисправности блока задержки 4 tWH блока памяти выходных переменных 13, соединенного с ним.

Причем, контроль основного блока памяти 3 производится во время отсутствия контроля его по программе, а также между тактами работы устройства пра переходе устройства от одного столбца таблицы состояний к другому. Так, например, при исправном состоянии основного блока памяти 3 на выходах блоков И-iiE 21, соединенных с входами основного блока памяти 3, присутствуют сигналы, а на выходах блоков дифференцирования 20 сигналы отсутствуют.

Если же произошло нарушение функционирования основного блока памяти 3 таким образом что сигналы управления на входы блока 3 не поступали, а его выход изменил свое состояние, то один из блоков дифференцирования 2О выдаст сигнал

блоку И-НЕ 21. Блок И-11Е 21 сработает н выдаст сигнал через блок ИЛИ 6 на узел блокировки 17, который осга- нови т рабсэту блока задания программы :И, сигнализируя о неисправной работе устройства. При записи н опнсывания информадии в основном блоке памяти 3 по программе работы устройства на вь1ходы блоков И-НЕ 21, соединенных с входами основного блока памяти 3, скгналы поступают другой полярности и блоки 21 не срабатывают.

Таким образом, контролируя работу блоков управления 2 н основного блока памяти 3 в моменты отсутствия и присутствия на их выходах информации, а также обеспечивая контроль блока 3 между тактами работы устройства и при отсутствии его контроля по программе vai увеличиваем надежность работы устройства, исключаем выдачу ложных команд управления на исполнительные механизмы и устраняем возможность ложного формирования входного алгоритма.

Формулаизобрете. ни. я

Устройство для программного управления, содержащее последовательно соединенные первый блок задержки, первый элемент НЕ, блок контроля, первый эле мент ИЛИ, узел блокировки и блок задания программы, выход которого соединен с входом первого блока задержки и с первыми входами блока памяти, выходных переменных, вторые входы; которого подключены к выходу второго элемента ИЛИ, входы которого соединены с выходами блоков памяти промежуточных переменных, первые входы которых соединены с выходом первого блока задержки, а вторые входы - один непосредс венно, а другой через второй элемент НЕ подключены к одному из входов блока контроля и к выходу третьего элемента ИЛИ, входы которого соединены с. соответствующими выходами блока памяти входных переменньгх, первые входы которого подключены к выходу первого блока задержки, а вторые входы - к выходу логического блока, первый вход которого соединен с выходом второго блока задержки, вход которого подключен к первому выходу блока памяти выходных переменных, второй и третий выходы которого соединены с соответствующими входами основного блока памягв.

одни из выходов которого соединен со вторым входом погического блока, а четвертый выход блока памяти выходных переменных подключен ко входу блока управления. О г л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, оно содержит элементы И-НЕ, третий я четвертый элементы НЕ, дополнагельные блоки памяти и блок дифференцирования, вход соединен с выходом основного блока пампги, входы которого подключены к первым входам элементов И-НЕ, вторые входы которых соединены с выходом блока дифференцирования, один из входов KoropCfTo непосредственно и через третий элемеиг НЕ подключен к сортвётствугощйм, входам первого и второго дополнительных блоков памяти, один из входов дополнительных

олоков памяти соединен с выходом блока задания программы, входы первого элемента ИЛИ соединены с выходами элементов И-НЕ и дополнительных блоков памяти, третий из которых непосредственно, а четвертый через четвертый элемент НЕ, соединены с выходом блока управления, причем входы пятого и других дополнительных блоков памяти подключены соответственно к выходам второго блока задержки и второго элемента ИЛИ,

Источники информации, принятые во внимание при экспертизе

1.Авторское свидетельство СССР № 300879, М. Кл. ( 05 F- 5/18, 19.05.1969.

2,Авторское свидетельство СССР № 512455, М. Кл О5 В 19/02, О4.О3.1974.