Устройство адаптивной коррекции сигналов в дискретных каналах связи Советский патент 1979 года по МПК H04B3/04 

I

Изобретение относится к электросвязи, в частности к технике передачи данных, и может иснользоваться на коммутируемых и некоммутируемых каналах связи, характеризующихся группированием ошибок в пачки, в том числе, на проводных телефонных каналах связи.

Известно устройство адаптивной коррекции сигналов в дискретных каналах связи, содержащее линию задержки с Л отводами, отвод которой подключен к первым входам основных перемножителей и каждого перемножителя N корреляторов, каждый из которых включает интегратор, выход каждого интегратора Л корреляторов подключен к соответствующему основному перемножителю, выходы последних подключены к входам первого сумматора, выход которого подключен к одному входу второго сумматора, к другому входу которого подан эталонный инвертированный сигнал, выход второго сумматора подключен через аттенюатор к вторым входам перемножителей Л корреляторов 1.

Однако известное устройство не обладает помехоустойчивостью как к помехам типа обрыва связи и понижений уровня, так и к импульсным помехам, что приводит к снижению точности.

Целью изобретения является повыщение точности.

Для этого в устройство адаптивной коррекции сигналов в дискретных каналах

связи, содержащее линию задержки с Л отводами, каждый отвод которой подключен к первым входам основных перемножителей и каждого перемножителя Л корреляторов, каждый из которых включает интегратор, выход каждого интегратора yV корреляторов подключен к соответствующему основному перемножителю, выходы последних подключены к входам первого сумматора, выход которого подключен к одному

входу второго сумматора, к другому входу которого подан эталонный инвертированный сигнал, выход второго сумматора подключен через аттенюатор к вторым входам перемножителей Л корреляторов, введены

элемент задержки на длительность единичного элемента, последовательно соединенные инвертор, формирователь тактовых имнульсов, статический триггер, элемент И, к другому входу которого подключен выход

инвертора, регистр сдвига, на другой вход которого поданы тактовые импульсы, к другому входу статического триггера поданы сигналы оценки единичного импульса, и Л ключей, при этом каждый из .V ключей введен между выходом перемножителя коррелятора и входом интегратора, к управ.1яющему входу Л ключей подключены соответствуюш,пе выходы регнстра сдвнга, а выход элемента задержкп па длительность единичного элемента подключен к входу линии задержки с N отводами. На фпг. 1 приведена структурная электрическая схема предложенного устройства; на фиг. 2 - диаграммы, поясняющие его работу. Устройство адаптивной коррекпии сигналов в дискретных каналах связи содержит линию задержки I с N отводами, каждый отвод которой подключен к первым входам основных перемножителей 2 и каждого перемножителя 3 N корреляторов 4, каждый из которых включает интегратор 5, выход каждого интегратора 5 Л корреляторов 4 подключен к соответствующему основному перемножителю 2, выходы последних подключены к входам первого сумматора 6, выход которого подключен к одному входу второго сумматора 7, к другому входу 8 которого подан эталонный инвертированный сигнал, выход второго сумматора 7 подключен через аттенюатор 9 к вторым входам перемножителей 3 N корреляторов 4 (фиг. 1). Устройство содержит также элемент задержки 10 на длительность единичного элемента, последовательно соединенные инвертор 11, формирователь 12 тактовых импульсов, статический триггер 13, элемент И 14, к другому входу которого подключен выход инвертора 11, регистр 15 сдвига, на другой вход 16 которого поданы тактовые импульсы, к другому входу 17 статического триггера 13 поданы сигналы оценки единичного импульса, и N ключей 18, при этом каждый из Л ключей 18 включен между выходом перемножителя 3 коррелятора 4 н входом интегратора 5, к управляющему входу N ключей 18 подключены соответствующие выходы регистра 15, а выход элемента задержки 10 подключен к входу линии задержки 1. Вход элемента задержки 10 является входом устройства (фиг. 1). Устройство работает следующим образом. На вход устройства поступает демодулированный сигнал (фиг. 2а). Одновременно на инвертор И и на вход 16 регистра 15 поступают первые и вторые тактовые импульсы - такт Т1 и такт Т2 (фиг. 26, в). С инвертора 11 импульсы поступают на формирователь 12, на выходе которого формируются тактовые импульсы, приведенные на фиг. 2г. Фиксация искажения единичного имнульса помехой осуществляется внешним устройством (не показано), в котором формируется оценка каждого единичного элемента. Фиксация искажения единичного элемента производится на интервале Т2 (фиг. 2а, б, в) Т2 т - TI, где т - длительность единичного элемента, Т - длительность тактового импульса (TI -С т) для каждого единичного элемента. Сигнал, определяющий ошибку в единичном элементе, поступает на вход 17 статического триггера 13, который при этом срабатывает (фиг. 2д). На фиг. 2 в качестве примера показано наличие ошибки в единичных элементах сигнала, отмеченных . Под такт Т1 после срабатывания статического триггера 13 в первый разряд регистра 15 записывается «единица, хранящаяся в указанном разряде регистра 15 в течение длительности одного единичного элемента. При отсутствии ошибки в единичном элементе на соответствующем такте в первый разряд регистра 15 не записывается «единица, и он остается на указанном такте в состоянии «нуль. Сдвиг информации в регистре 15 осуществляется под такт Т2. Статический триггер 13 возвращается в исходное иоложение (фиг. 2г) по сигналу с формирователя 12, запускаемого от импульсов такта Т1. Входной сигнал (фиг. 2а) ностунает на элемент задержкп 10 на длительность единичного элемента, тем самым в устройстве обеспечивается возможность получения оценки: искажен или не искажен помехой каждый единичный элемент до его поступления на линию задержки 1 с jV отводами. Если единичные элементы, отмеченные , искажены помехой, то они, ироходя через линию задержки 1, не участвуют в формировании весовых коэффициентов линии задержки 1 (фиг. 2е - 2л) за счет размыкаНИН ключей 18 по сигналам с выходов регистра 15. На фиг. 2е, ж, 3 приведены диаграммы, ноясняющие формирование весового коэффициента первого отвода линии задержки 1, а на фиг. 2и, к, л - второго отвода линии задержки 1. При этом на фиг. 2е, и приведены диаграммы унравляющих сигналов на ключах 18, включенных между неремножителями 3 и интеграторами 5 корреляторов 4 соответственно первого н второго отводов линии задержки 1. При этом показано, что при единичных элементах, искаженных помехами, происходит размыкание ключей 18, принадлежащих первому и второму отводу линии задержки 1. На фиг. 2ж, к приведены диаграммы демодулированных входных сигналов на входах соответственно первого и второго отвода линии задержки 1, а па фиг. 2з,л - диаграммы сигналов на интеграторах 5 первого и второго отвода линии задержки 1, используемых для формирования весовых коэффициентов указанных отводов. Коэффициенты взаимной корреляции сигнала ощибки и выборки входного сигнала на каждом отводе липни задержки 1 определяют сигнал нодстройки весового коэффициента соответствующего отвода. Указанный сигнал нодстройки весовых коэффициентов вычисляется на каждый тактовый интервал. Значение весового коэффициента каждого отвода формируется на выходе интегратора 5 соответствующего отвода.

Предложенное устройство позволяет исключить воздействие как отдельных единичных элементов, искаженных импульсными помехами, так и пачек ошибок, вызванных указанными помехами. В результате обеспечивается устойчивая работа с заданным параметром качества на протяженных коммутируемых и некоммутмрусмых каналах связи.

Формула изобретения

Устройство адаптивной коррекции сигналов в дискретных каналах связи, содержащее линию задержки с N отводами, каждый отвод которой подключен к первым входам основных перемножителей и каждого неремножителя Л корреляторов, каждый из которых включает интегратор, выход каждого интегратора jV корреляторов подключен к соответствующему основному перемножителю, выходы последних подключены к входам первого сумматора, выход которого подключен к одному входу второго сумматора, к другому входу которого подан эталонный инвертированный сигнал, выход второго сумматора подключен через аттенюатор к вторым входам перемножнтелей Л корреляторов, отлпчаю щ е е с я тем, что, с целью повышения точностп, в него введены элемент задерл ки на длительность единичного элемента,

последовательно соединенные инвертор, формирователь тактовых импульсов, статическпй триггер, элемент И, к другому входу которого подключен выход инвертора, регистр сдвига, на другой вход которого поданы тактовые имиульсы, к другому входу статического триггера поданы сигналы оценки единичного импульса п Л ключей, нри этом каждый из N ключей введен между выходом перемножителя коррелятора и входом интегратора, к управляющему входу Л ключей подключены соответствующие выходы регистра сдвига, а выход элемента задержки на длительность единичного элемента подключен к входу линии

задержки с N отводами.

Источиики информации, нринятые во внимание при экспертизе 1. Proakis I. G., Miller I. Н. An Adaptive Receiver for Digital Signaling Through

Channels with Intersjmbol Interference. «IEEE Transaction of Information Theory, V-15, 1969, №4.

--H-HK-t:L.kJ , LKl QQ