последовательной передачи ее из предыдущей ячейки в последующую, пока (jna не будет передана в последнюю 51чейку, в го время как передача «единипы из последней ячейки в первую запреп1епа. Время исключения «ложной едипипы может составлять до двух циклов.
Целью изобретения является повышение быетродействия устройства.
Эта цель дости1-аетея тем. что оно со;1,ержит второй элемент ИЛИ. второй элемент И и элемент НЕ, причем первый вход второго элемента ИЛИ соединен с выходом первого элемента И, второй -- с синхронизации, а выход - с входами установки ну;1я п триггеров, п-ервый вход второго элемепта И подключен к генератору тактовых импульсов, второй - к инверсТ)ому входу триггера старшего разряда, а третий - к выходу первого элемента ИЛИ через элемеит НЕ.
На чертеже изображена структурная схема бескоитактного кольцевого распределителя с подавлением номех.
Схема содержит элемент ИЛИ , входы которого соединены с ипформациопными выходами ячеек 2-5 кольцевого распределителя 6, а выход - с входом элемента И 7, другой.вход которого соединен с информационны.м выходом ячейки 5, а выход ее и шина синхронизации соединены через допо.лнительный элемент ИЛИ 8 с шиной «установка нуля кольцевого распределителя 6, при этом шина синхронизации соединена с входом допол1 ительного эле.мента И 9, второй вход которого соединен через элемент НЕ 10 с выходом элемента ИЛИ 1. третий вход - с инверсным информационным выходом ячейки 5, а выход - с входом установки единицы первой ячейки 2 кольцевого распределителя 6.
Для иояснепия работы устройства рассмотрим наиболее сложный режим, .когда в кольцевом распределителе 6 отсутствует«пстинная единица, и циркулируют несколько «лржных единиц, например, три, которые с приходом синхроимпульса и совпадаюшего с ним во времени первого тактового импульса снимаются с выходов кольцевого распределителя 6.
При прохождении импульса синхронизации и первого тактового импульса осуществляются следуюпдие операции. Во-первых, ячейки 2-4, на которые воздействует импульс синхронизации, пройдя дополнительный элемент ИЛИ 8, устанавливаются в состояние «нуль.
Во-вторых, импульс синхронизации, пройдя дополнительный элемент И 9, на -управляющие входы которого подаются разрешающие потенциалы, устанавливает первую ячейку распределителя 6 в состояние «единица, т. е. в первую ячейку распределителя вводится «истинная единица. Разрешающий потенциал на второй .вход дополнительного э аемента И 9 поступает в виде «единии,ы с инверсного выхода л ячейки, так как ее прямой выход в этот момент находится
в состоянии «нуль. Разрешающий потенциа.л на третий вход дополнительного элемента И 9 поступает в виде «единицы с выхода элемента НЕ 10, на который подается «нуль с выхода элемента ИЛИ 1, так как в этот момент на все его входы подается «пуль с информационных выходов п ячеек кольцевого распределителя 6.
Таки.м образом, при прохождении первого тактового импульса и наличии импульса синхронизации из распределителя исключаются все «ложные единицы и вводится «истиннаяй-единица в первую ячейку распределителя. С приходом второго тактового импульса распределитель работает в нормальном режиме.
Особенностью рассматривае.мой схемы
является то, что ее работоспособность сохраняется при работе без импульса синхронизации. Такой режим работы имеет место, например, при последовательном контроле нараметров некоторой сиетемы по признаку «правильно - «неправильно. При этом при возникновении помехи в кольцевом распределителе, требуется быстрое ее подавле)ие и повторение процесса коптроля сначала.
Таким образом, предлагаемое устройство обладает преимуществами перед известны.ми в быстро/действии, так как максимальное время подавления помех с помощью предлагаемого устройства составляет менее одпого цикла, в то время как максимальное
время подавления помех с помощью известного устройства составляет до двух циклов.
Формула изобретения
Бесконтактный кольцевой распределитель с подавлением помех, содержащий п триггеров, первый элемент ИЛИ, входы которого подсоединены к инверсным выходам (п-1) триггеров младших разрядов, первый
5 элемент И, первый вход которого связан с выходом первого элемента ИЛИ, а второй - с инверсным выходом триггера старшего разряда, и генератор тактовых импульсов, выходы которого подсоединены ко входам триггеров, отличающийся тем, что, с целью повышения быстродействия, он содержит второй элемент ИЛИ, второй элемент И и элемент. НЕ, причем первый вход второго эле.мента ИЛИ соединен с выходом первого элемента И, второй - с щиной синхронизации, а выход - с входами установки нуля п триггеров, первый вход второго элемента И подключен к генератору тактовых импульсов, второй - к инверсному входу триггера старщего разряда, а третий - к выходу первого элемента ИЛИ через элемент НЕ. Источники информации, принятые во внимание при экспертизе 1. Патент Великобритании № 1382006 кл. G 06 F 11/00, 1973. 2. Авторское свидетельство СССР № 208354, кл. G 06 F 11/00, 1968.
название | год | авторы | номер документа |
---|---|---|---|
Устройство для коррекции сбойных кодов в кольцевом распределителе | 1979 |
|
SU888125A1 |
Кольцевой распределитель | 1982 |
|
SU1081798A1 |
Устройство для умножения и деленияпОСлЕдОВАТЕльНО-пАРАллЕльНОгОдЕйСТВия | 1979 |
|
SU817703A1 |
ПАРАЛЛЕЛЬНЫЙ ИДЕНТИФИКАТОР КРИТИЧЕСКИХ ВЫБРОСОВ И ПРОВАЛОВ ПРИ СТАЦИОНАРНОМ И НЕСТАЦИОНАРНОМ НАПРЯЖЕНИИ СЕТИ | 2001 |
|
RU2191427C1 |
Информационное устройство | 1987 |
|
SU1564066A1 |
ОПЕРАТИВНЫЙ КОНТРОЛЛЕР СУММАРНОЙ МОЩНОСТИ НАГРУЗКИ ГРУППЫ ЭНЕРГОПОТРЕБИТЕЛЕЙ | 1998 |
|
RU2145717C1 |
Аналого-цифровой преобразователь последовательного приближения | 1987 |
|
SU1499496A1 |
Распределитель | 1981 |
|
SU1001474A1 |
Многоканальное буферное запоминающее устройство | 1990 |
|
SU1721631A1 |
Многоканальный генератор импульсов | 1977 |
|
SU670067A1 |
Авторы
Даты
1979-03-25—Публикация
1976-05-24—Подача