Вычитатель частот Советский патент 1979 года по МПК G06F7/50 

I

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в системах управления и обработки информации.

Известно устройство для получения разностной частоты двух импульсных последовательностей, содержащее блок запрета, блок запоминания, формирователи, триггеры и элементы И, ИЛИ и НЕ til.

Недостатками устройства являются сложность конструктивной реализации и отсутствие синхронизации с управляющей последовательностью импульсов.

Известно также устройство для получения разностной частоты, содержащее формирователи, триггеры, элементы задержки, элементы И и ИЛИ и элементы И с запретом 2 .

Недостатком устройства является отсутствие синхронизации с управляющей последовательностью импульсов.

Наиболее близким по техническому решению к предлагаемому является вы- вычитатель частот, содержащий триггеры

и инвертор, подключенный входом к шине синхронизации и импульсному входу первого триггера, соединенного потенциальным входом с шиной уменьшаемой частоты и подключенного выходом к первому импульсному входу второго триггера, выход которого соединен с первым импульсным входом третьего триггера, подключенного вторым импульсным входом к выходу четвертого триггера, соединенного первым импульсным входом с выходом пятого триггера, потенциальный вход которого подключен к шине вычитаемой час- .тоты З.

Недостатком данного устройства является пониженная точность формирования разностной частоты, обусловленная наличием сбоев в работе при равенстве или малых отличиях уменьшаемой и вычитаемой частот.

Целью изобретения является повышение точности вычитания частот.

С этой целью,в вычитатель частот дополнительно введены элементы И и тригrep, соединенный первым импульсным вхо дом с первым входом первого элемента И подключенного выходом к выходной шине, и выходом второго элемента И, подключен ного входами соответственно к первому . импульсному входу и первому выходу третьего триггера, а второй импульсный вход дополнительного триггера, соединенного выходом с вторым входом первого элемента И, подключен к выходу третье- го элемента И, входы которого соединены соответственно с вторым импульсным входом и вторым выходом третьего триггера, причем выход инвертора, подключенного входом к второму импульсному входу четвертого триггера, соединен с вторым импульсным входом второго триггера и импульсным входом пятого триггера На чертеже изображена блок-схема вычитателя частот. Вычитатель частот содержит первый 1 второй 2, третий 3, четвертый 4 и пятый 5 триггеры, дополнительный Триггер 6, инвертор 7, первый 8, второй 9, и третий 10 элементы И. Потенциальные входы триггеров 1 и 5 соединены с шинами уменьшаемой fy и вычитаемой f, частоты соответственно, импульсные ды триггеров 1 и 4 и вход инвертора соединены с шиной синхронизации . Выход триггера 1 соединен с одним импульсным входом триггера 2f другой импульс ный вход которого соединен с выходом инвертора 7 и импульсным входом тригге ра 5, выход которого соединен с другим импульсным входом триггера 4. Выход триггера 4 соединен со входом элемента И 10 и импульсным входом триггера 3, другой импульсный вход которого соединен с выходом триггера 2 и входом элемента И 9, а выход с другим входом элемента И 9. Другой выход триггера 3 ,соединен со входом элеменета И 10, выход которого соединен с одним импульсным входом триггера 6, другой импульсный вход которого соединен с выходом элемента И 9 и входом элемента И 8, а выход - с другим входом элемента И 8, выход которого соединен с выходной шино вычитателя. Вычитатель работает следующим образом При отсутствии входных импульсов триггеры 1, 2, 4, 5 находятся в нулевом состоянии, а триггеры 3 и 6 - в единичном. При появлении импульсов уменьшаемой частоты триггер 1 изменяет свое сос тояние на время, пока действует импульс после чего первый импульс частоты синхронизации переводит триггер в исходное состояние. Аналогичным образом, при появлении импульса вычитаемой частоты триггер 5 изменяет свое состояние на время, пока действует импульс, после чего первый инвертированный импульс частоты синхронизации переводит триггер в исходное состояние. Время нахождения триггера 1, а также и триггера 5 в единичном состоянии не может быть меньше длительности импульсовf и f., ,ц соответственно. По возвращении триггеров 1 и 5 в исходное состояние изменяют свои состояния триггеры 2 и 4, причем триггер 2 взводится по импульсам частоты синхронизации, а триггер 4 по инвертированным импульсам этой частоты. Обратная установка триггера 4 в исходное состояние происходит по импульсам частоты синхронизации, а триггера 2 - по инвертированным импульсам этой частоты. Такая привязка импульсов уменьшаемой частоты к инвертированным импульсам частоты синхронизации, а импульсов вычитаемой частоты к импульсам частоты синхронизации позволяет исключить совпадение импульсов на входах триггера 3, При нахождении триггеров 3 и 6 в разрешающих состояниях синхронизированный импульс уменьшаемой частоты через элементы И 9 и 8 поступает на выходную шину устройства. Импульс вычитаемой частоты с выхода триггера 4 изменяет состояние триггера 3. Следующий за ним импульс уменьшаемой частоты не проходит через элемент И 9, а своим окончанием переводит триггер 3 в исходное состояние, разрешающее прохождение всех последующих импульсов уменьшаемой частоты до прихода следующего импульса вычитаемой частоты. В случае поглощения импульса уменьшаемой частоты двумя импульсами вычитаемой частоты, что может произойти вследствие случайности используемого способа синхронизации, второй импульс вычитаемой частоты, проходя через элемент И 10 изменит состояние триггера 6, который, аналогично триггеру 3, вызовет поглощение следующего импульса уменьшаемой частоты, запрещая его прохождение через элемент И 8. Таким образом, методом синхронизации импульсов ум быч инвертированными и прямыIK И 1« ми импульсами ущр, поглощения каждым импульсом вычитаемой , частоты одного импульса уменьшаемой частоты, а