Устройство для контроля группы цифровых узлов Советский патент 1990 года по МПК G06F11/22 

Изобретение относится к вычислительной технике и может быть использовано в системах контроля и диагностики типовых элементов замены радиоэлектронной аппаратуры.

Цель изобретения - расширение функциональных возможностей за счет обеспечения возможности контроля узлов с кодоимпульсной реакцией.

На фиг. 1 изображена структурная схема устройства; на фиг, 2 - структурная схема блока управления; на фиг. 3 - схема блока контроля совпадения импульсов; на фиг. 4 - схема блока контроля количества импульсов; на фиг. 5 - схема блока индикации; на фиг. 6 - структурная схема блока потенциального согласования; на фиг. 7 - временные диаграммы работы устройства; на фиг. 8 - пример стыковки блоков устройства.

Устройство (фиг. 1) содержит генератор 1 тестов, блок 2 управления, блок 3 потенциального согласования, эталонный узел 4, группу контролируемых цифровых узлов 5, блок 6 сравнения, к которому отнесен также элемент И 7, коммутатор 8, группу коммутаторов 9 и 10, группу регистров 11, группу элементов И 12, блок 13 индикации, блок 14 контроля совпадения импульсов и блок 15 контроля количества импульсов.

Блок управления (фиг. 2) содержит генератор 16 тактовых импульсов, переключатель 17, резистор 18, конденсатор 19, триггеры 20-26, элементы ИЛИ 27-31, пороговый элемент 32, счетчики 33-35, делитель 36 частоты, блок 37 синхронизации, блок 38 памяти, шину 39 нуля, шину 40 тактового выхода блока 2 управления, шину 41

ел

со

о

Пуск, шины 42-44 управляющих выходов, группу шин 45, являющихся группой адресных выходов блока 2 управления, шину 46 установочного вы- хода, шину 47 управляющего выхода, группу шин 48, являющихся группой адресных выходов блока 2 управления, группу шин 49 информационных выходов и шину 50 управляющего выхода блока 2 управления.

Блок контроля совпадения импульсов (фиг. 3) содержит группы элементов И 51, группы интегрирующих цепей 52, группу регистров 53, труп- пу схем сравнения, состоящую из группы блоков 54 сравнения, группу элементов И 55, группу коммутаторов 56, группу регистров 57, группу элементов И 58, группу выходов 59, группу информационных входов 60 блока 14, шину 61 синхровхода,.группу шин 62 адресных входов, шину 63 синхровхода группу шин 64 адресных входов и синхровход 65.

Блок 15 контроля количества импульсов (фиг. 4) содержит триггер, состоящий из собственно триггера 66 и элемента И 67, группу делителей частоты, образованную элементами И 68 и делителями 69 частоты, группу счетчиков, образованных группой счетчиков 70 и элементами ИЛИ-НЕ 71, группу коммутаторов, образованных комутаторами 72,регистрами 73 и группой элементов И 74, входы и выходы 75-83 блока.

Блок 13 индикации (фиг. 5) содержит группы элементов И 84, индикатор 85 и 86, группу элементов И 87, группу шин 88 входов блока индикации и управляющий вход 89 блока.

Блок 3 потенциального согласования (фиг. 6) содержит группу повторителей 90 напряжения, группу входов 91 блока и группу выходов 92.

Устройство работает следующим образом .

При включении напряжения питания конденсатор 19 (фиг. 2) начинает медленно заряжаться через большое сопротивление резистора 18 и большое входное сопротивление порогового элемента 32, на выходе которого за счет инвертирования поддерживает- ей высокий логический уровень (логическая 1). Этот сигнал через элементы ИЛИ 28, 29 и 31 устанавливает тригеры 21, 22 и 26 и счетчик 35 в ис

Q

Q , 5

ходные (нулевые) состояния, а единичные уровни с инверсных выходов триггеров 21 и 22 устанавливают в исходные состояния счетчики 33 и 34 и делитель 36 частоты.

Через некоторое время конденсатор 19 заряжается до напряжения срабатывания порогового элемента 32, который переходит в состояние логического О. Это нейтральное состояние не влияет больше на работу устройства.

В режим контроля устройство переводится с помощью кратковременного изменения состояния переключателя 17. Для устранения явления дребезга к выходам переключателя подключен триггер 20, который также кратковременно изменяет свое состояние, т.е. срабатывание триггера 20 происходит по нулевому уровню. На инверсном выходе триггера 20 появляется единичный (кратковременный) сигнал,- который через элемент ИЛИ 31 подтверждает исходные состояния триггера 26 и счетчика 35, а также поступает на вход блока 37 синхронизации. В качестве блока 37 синхронизации можно использовать любой известный блок, выполняющий функцию привязки внешнего сигнала к тактовым импульсам (ТИ). Выходной сигнал блока 37 синхронизации (фиг. 7) поступает на шину 41 Пуск, через элемент ИЛИ 30 на Шину 46 и через элемент ИЛИ 27 на динамический J-вход триггера 21. По заднему фронту входного импульса триггер 21 переходит в единичное состояние, которое поступает на выход 43, а с инверсного выхода триггера 21 нулевой уровень снимает запрет со счетчика 33 импульсов, на вход которого поступают тактовые импульсы с выхода генератора 16. Счетчик 33 начинает отсчет интервала времени, в течение которого генератор 1 тестов (фиг. 1) формирует на своих выходах тестовые сигналы первого цикла контроля (начало работы генератора тестов происходит по сигналу Пуск, который с выхода 41 поступает на вход генератора 1 тестов. Тестовые сигналы через блок 3 поступают на входы эталонного цифрового узла 4 и входы группы контролируемых цифровых узлов 5.

Блок 3 служит для разделения входов эталонного цифрового узла 4 и входов контролируемых цифровых узлов

51

5, чтобы избежать влияния неисправностей вида Постоянно 1 и Постоянно О на входах неисправных узлов 5, которые могут заблокировать прохождение тестовых сигналов на вхо ды исправньсх узлов 5 и Д. В результате воздействия тестовых сигналов на выходах эталонного цифрового узла 4 и выходах группы контролируемых цифровых узлов 5 формируются выходные сигналы, Выходы узлов 4 н 5 разделены на три группы.

К одной группе относятся выходы, сигналы на которых являются статистическими и появляются после воздействия тестовых сигналов текущего контроля. В качестве примера можно привести информационные выходы преобразователя частота-код, выходные гиг- налы которого появляются после текущего цикла измерения и могут сохраняться неизменными достаточно долго (до нового цикла измерения). К другой группе выходов относятся выходы (на фиг. 1 показано по одному выводу), сигнапы на которых являются импульсными и появляются в течение всего цикла контроля. В исправном цифровом узле за каждый цикл контроля на каждом выходе данной группы должно выйти определенное количество импульсов. Еще одна группа выходов - это выходы, сигналы на которых также являются импульсными, но импульсы должны появляться в строго определенные моменты времени. В качестве примера можно привести выходной импульсный сигнал Конец преобразования преобразователя частота - код, который должен появляться после окончания цикла измерения.

Импульсы поступают на входы элементов И 68 (фиг. 4). Высокий уровень с выхода 43, поступая на вход 81, дает разрешение на прохождение импульсных сигналов через элементы И 68 на входы делителей 69 частоты и далее, на входы счетчиков 70 импульсов. Коэффициенты деления делителей 69 частоты выбираются такими, чтобы счетчики 70 не переполнялись при максимальном количестве входных импульсов на шинах 76. Делители 69 частоты, счетчики 70 импульсов и регистры 73 находились в исходном (нулевом) состоянии после поступления импульса с выхода 46 на вход 77 и импульса с выхода 41 на вход 80.

5

10

15

34461

В конце цикла контроля при исправных узлах 5 cocTOHtme первого счетчика 70 группы, на который поступают импульсы с эталонного цифрового узла 4, должно равняться состояниям остальных счетчиков 70 группы, на входы которых поступают импульсы с группы контролируемых цифровых узлов 5.

Сравнение состояний счетчиков 70, а значит, и контроль исправности узлов 5 по одной из групп выходов происходит следующим образом.

После окончания определенного интервала времени на выходе счетчика 33 импульсов (фиг. 2) появляется импульс, который через элемент ИЛИ 28, поступая на вход сброса триггера 21,

20 переводит его в нулевое состояние, прекращая тем самым формирование тестовых сигналов первого цикла контроля с выходов генератора 1 тестов. Переход сигнала с высокого уровня

25 на низкий на гаине 43 воздействует на динамический К-вход асинхронного триггера 23 и переводит его в нулевое состояние. Следующий по:времени импульс с выхода генератора 16, бозЗо действуя на J-вход триггера 23, переводит его в исходное единичное состояние. На инверсном выходе триггера 23 и на выходе 42 формируется единичный импульс, длительность которого равна периоду повторения ТИ (фиг. 7). Этот импульс через вход 82 поступает на динамический J-вход триггера 66 и своим окончанием переводит его в единичное состояние, разрешая прохождение тактовых импульсов через элемент И 67 на вычитающие входы реверсивных счетчиков, 70, Содержимое счетчиков 70 начинает последовательно уменьшаться, В момент

Ас времени, когда содержимое первого

(эталонного) счетчика 70 группы будет равно нулю, на выходе первого элемента ИЛИ-НЕ 71 группы появляется единичный уровень, который, воздействуя на статистический вход сброса триггера 66, переводит его в исходное (нулевое) состояние, запрещая тем самым поступление тактовых импульсов на вычитающие входы счетчиков 70, Если в этом цикле контроля с выхода эталонного узла 4 не поступило ни одного импульса и состояние первого (эталонного) счетчика 70 осталось нулевым, то единичный потенциал с выхо40

50

55

715

да первого (эталонного) элемента ИЛИ-НЕ 71, воздействуя на статистический вход сброса триггера 66, не позволит ему изменить свое состояние, т.е. триггер 66 останется в исходном (нулевом) состоянии.

Через некоторое время на выходе 47 формируется нулевой импульс, который поступает на вход 78 (фиг, 7). Данный импульс поступает на дополнительные входы группы элементов ИЛИ-НЕ 71, начиная с второго, являясь для них стробирующим импульсов. В слу

чае, если счетчики 70 группы окажутся в нулевом состоянии, т.е. соответствующие им узлы 5 исправны, на выходах соответствующих элементов ИЛИ-НЕ 71 группы появляются единичные импульсы, которые через коммутаторы 72 поступают в первые разряды регистров 73. При неисправных узлах 5 (по второй группе выходов) соответствующие им счетчики 70 находятся в состоянии, отличном от нуля, и на выходах соответствующих им элементов ИЛИ-НЕ 71 формируются единичные импульсы, а соответствующие им первые разряды регистров 73 остаются в нулевых состояниях.Значение кода на адресных входах группы коммутаторов 72 (шины 79) в первом цикле контроля равно нулю. При следующем цикле контроля информация будет записываться в следующие разряды регистров 73.

После окончания всех циклов контроля заполнены все разряды регистров 73. Каждый регистр 73 группы соответствует узлу 5 группы, а каждый разряд регистра 73 - своему циклу контроля. Поэтому при исправном узле 5 все разряды соответствующего ему регистра 73 группы должны находиться в единичном состоянии и на выходах соответствующего элемента И 74 единичный уровень. При исправности всех узлов 5 на выходах всех элементов И 74 и на шинах 75 находятся единичные уровни.

Рассмотрим формирование импульса на выходе 47.

Импульс с выхода счетчика 33 импульсов воздействует на динамический вход триггера 22 и своим окончанием переводит его в состояние, снимающее запреты с делителя 36 частоты и счетчика 34 импульсов. Тактовые импульсы поступают на вход делителя 36 час8

0

5

тоты, изменяя его состояние. На выходе делителя 36 частоты появляются импульсы, которые поступают на выход 44 и на вход счетчика 34 импульсов, выходные разряды которого подключены к шинам 45. При переполнении счетчика 34 на его старшем разряде (шина 45-2) возникает переход единичного состояния в нулевой (фиг. 7), который поступает на динамический J-вход асинхронного триггера 24 и переводит его в единичное состояние.

Одновременное поступление на J- 5 и К-входы асинхронного триггера двух сигналов, равносильно подаче сигнала и на счетный С-вход этого триггера, по которому он переходит в противоположное состояние.

Следующий по времени импульс переводит триггер 24 в исходное (нулевое) состояние, которое изменяет состояние счетчика 35 импульсов и переводит триггер 25 в единичное состояние. С инверсного выхода триггера 24 нулевой импульс поступает на шину 47, Следующий по времени импульс переводит триггер 25 в исход- |ное состояние. Импульс с выхода триггера 25 через элемент ИЛИ 30 поступает на шину 46, а также через элемент ИЛИ 27 переводит триггер 21 в единичное состояние. Генератор 1 тестов начинает формировать на своих выходах тестовые сигналы второго цик- 5 да контроля. Номер цикла контроля

определяется значениями выходных разрядов счетчика 35 (выход 48).

Блок 14 контроля совпадения импульсов работает следующим образом. Выходные сигналы третьей группы выходов узлов 4 и 5 поступают на шины 60 блока 14. На выходах элементов И 51 группы единичные сигналы появляются в том случае, если соответствующие сигналы с выхода исправного узла 5 совпадают по времени с соответствующими сигналами с выхода эталонного узла 4. Интегрирующие цепи 52 выполняют функцию селектора 50 по длительности. Амплитуда сигнала на их выходах превышает определенное (пороговое) значение в том случае, если длительность входного сигнала больше определенного наперед 55 заданного значения. Роль пороговых элементов могут выполнять входные элементы регистров 53, если не требуется высокой точности. Если нужна

0

0

5

У1

высокая точность контроля, то вместо интегрирующих цепей 52 можно ввести селекторы импульсов по длительности, которые выдают сигнал при равенстве длительности входного сигнала определенному значению, равному длительности импульса с эталонного узла 4.

Выходные сигналы интегрирующих цепей 52 (селекторов по длительности) поступают (при исправных узлах 5) на входы регистров 53, которые находились в исходных (нулевых) состояниях после поступления импульса по входу 61 (выход 46).

В случае неисправности узлов 5 соответствующие разряды регистров 53 остаются в нулевых состояниях. В нулевых состояниях разряды регистра 53 находятся также, если в данном цикле контроля на соответствующих выходах узлов 4 и 5 не должно быть выходного сигнала. Информация с выходов регистров 53 поступает на входы блоков 54 сравнения, количество которьк равно количеству узлов 5, а количество входов в блоках 54 (в одной группе) равно количеству выходов в третьей группе узлов 4 и 5. На другую группу входов блоков 54 сравнения поступает информация с выходов блока 38 памяти через шины 49 и 62. Адресные входы блока 38 памяти соединены с выходами счетчика 35, которые определяют номер цикла контроля. Поэтому в каждом цикле контроля на выходах блока 38 памяти находится значение кода, соответствующее исправным узлам 5. Если

появление импульсов на третьей группе выходов узлов 4 и 5 не зависит от номера цикла, то блок 38 памяти не нужен, а на вторые группы входов блоков 54 сравнения подается постоянный код. При совпадении кодов на первой и второй группах входов блоков 54 сравнения (при исправных узлах 5) на их выходах присутствуют единичные уровни, которые поступают на входы элементов И 55, На вторые входы элементов И 55 подается стробирующий импульс с выхода триггера 23 по шинам 42 и 63. Единичные импульсы с выходов элементов И 55 через коммутаторы 56 записываются в первые разряды регистров 57, которые находились в исходном (нулевом) состоянии после поступления импульса по шинам 41 и 65. На адресные входы коммутаторов 56 подается значение кода (нулевое), равное

10

15

20

34461Ю

номеру цикла контроля через ШИНЕ. 48 и 64. При спедующем цикле контроля информация записывается в следующие разряды регистров 57.

После окончания всех циклов контроля заполнены все разряды регистров 57. Каждый регистр 57 группы соответствует своему узлу 5 группы, а каждый разряд регистра 57 - своему циклу контроля. Поэтому при исправном узле 5 все разряды соответствующего ему регистра 57 группы должны находиться в единичном состоянии и на выходах соответствующего элемента И 58 единичный уровень. При исправности всех узлов 5 на выходах всех элементов И 58 и на выходах 59 находятся единичные уровни.

Рассмотрим процесс контроля узлов 5 по первой группе выходов.

Количество коммутаторов 9 в группе равно количеству выходов в первой группе выходов узла 5 группы. На вы- 25 ходах группы коммутаторов 9 в каждый момент времени присутствует информация с выходов конкретного узла 5 группы, номер которого определяется значениями кода, подаваемого на адресные входы коммутаторов 9 с выходов счетчика 34 по выходу 45. Исходное состояние счетчика 34 - нулевое, поэтому в первый момент времени пос- ле окончания тактовых сигналов первого цикла контроля (первый импульс на 35 выходе 42) на выходах группы коммутаторов 9 присутствует информация с выходов первого узла 5 группы, которая подается на группу входов блока 6 сравнения. На другую группу входов блоков 6 сравнения подается аналогичная информация с первой группы выходов эталонного узла 4. При равенстве кодов с выходов эталонного узла 4 и первого контролируемого 5 на выходах блока 6 сравнения - единичный уровень, который подается на вход элемента И 7. Равенство кодов сигнализирует об исправности первого узла 5 по первому циклу контроля 0 (частичная исправность).

Импульс, поступающий на вход счетчика 34, своим окончанием должен перевести счетчик 34 в следующее 5 состояние, но одновременно он поступает через шину 44 на второй вход элемента И 7, являясь для него стро- бирующим сигналом.

30

40

Ч15

При исправности первого узла 5 импульс с выхода элемента И 7 через коммутатор 8 поступает на вход первого коммутатора 10 группы и далее на первый вход первого регистра 11 группы. Количество коммутаторов 10 и регистров 11 в группах равно количеству контролируемых узлов 5, а количество выходов коммутаторов 10 и количество выходов регистров 11 равно количеству циклов контроля. Регистры 11 находились в исходном состоянии после поступления импульса с шины 45 на их установочные входы.

Переключение счетчика 34 в следующее состояние означает появление на выходах группы коммутаторов 9 и на группе входов блока 6 сравнения информации с выходов следующего (второго) контролируемого узла 5 группы. Следующий импульс с входа счетчика 34, стробируя элемент И 7, формирует на его выходе единичный сигнал (в случае исправности второго узла 5 по первому циклу контроля), который с второго выхода коммутатора 8 поступает на вход второго коммутатора 10 группы. Импульс появляется на первом выходе второго коммутатора 10 группы и далее поступает на первый вход второго регистра 11 группы. Описанный процесс продолжается до контроля последнего узла 5 в группе, результат которого записывается через последний коммутатор 10 группы в первый разряд последнего регистра 11 группы. Переполнение счетчика 34 вызывает появление двух последовательных импульсов на выходах триггеров 24 и 25. Первый импульс (с выхода триггера 24) через элемент ИЛИ 29 переводит триггер 22 в состояние, устанавливающее делитель 36 частоты и счетчик 34 в исходные (нулевые) состояния. Своим окончанием этот импульс переводит счетчик 35 (счетчик номера цикла контроля) в следующее состояние подготавливая тем самым новый цикл контроля. Второй импульс (с выхода трш- гера 25) через элемент ИЛИ 27 пере- водит триггер 21 в единичное состояние, разрешая работу генератора 1 тестов, который формирует на своих выходах тестовые сигналы следующего (второго) цикла контроля. Далее про- цесс контроля происходит в основном аналогично, только с коммутаторов 10 сигналы записываются в следующие

5

46

5 5 0 0 5

0

5

112

(вторые) разряды регистров 1 1.Процесс контроля заканчивается заполнением всех разрядов регистров 11. При исправном узле 5 все разряды соответствующего ему регистра 11 группы, должны находиться в единичном состоянии и на выходах соответствующего элемента И 12 единичный уровень.

При исправности всех узлов 5 (по первым группам выходов) на выходах всех элементов И 12 находятся единичные уровни.

Переполнение счетчика 35 (в конце контроля) вызывает перевод триггера 26 в единичное состояние, которое потенциально через элементы ИЛИ 28 и 29 переводит триггеры 21 и 22 в исходные (нулевые) состояния. Новый контроль может начаться только .после переключения переключателя 17.

Единичный уровень с триггера 26 через шины 50 и 89 поступает на блок 13 индикации (фиг. 5) и далее на входы группы элементов И 84, являясь для них стробирующим потенциалом. На другие входы группы элементов И 84 поступает информация об исправности узлов 5 по разным группам выходов с групп шин 59 и 75 и с выходов группы элементов И 12, При исправных узлах 5 на всех выходах элементов И 84 - единичные уровни, которые вызывают свечение соответствующих индикаторных элементов первого индикатора 85.

Элементы И 87 объединяют выходы элементов И 84, которые относятся к одинаковым узлам 5. Поэтому количество элементов И 87 равно количеству контролируемых узлов 5.

При исправности узлов 5 (по всем группам выходов) на всех входах элементов И 87 - единичные уровни и поэтому единичный уровень на выходе элемента И 87 группы дает информацию о полной исправности узла 5 по всем группам выходов и по всем циклам контроля. Сигналы с выходов элементов И 87 вызывают свечение индикаторных элементов индикатора 86.

В случае неисправности отдельного узла 5 не светится соответствующий ему индикаторный элемент индикатора 86. Индикатор 86 служит для анализа причины неисправности. Каждый индикаторный элемент этого индикатора относится к своей группе выходов узла 5, и поэтому можно определить место неисправности в контролируемом

13

узле 5. Для дальнейшего выяснения причины неисправности можно анализировать состояние регистров 11, 57 и 73.

Анализ состояний этих регистров дает информацию о номере циклов контроля, в котором неисправный узел 5 выдает неправильную информацию, что позволяет достаточно точно определит место неисправности с целью ее устранения.

Устройство позволяет не только прводить полный контроль цифровых блоков, но и определить место неисправностей с высокой степенью точности, причем контроль производится одновременно для большого количества блоков, что особенно важно для серийного производства.

Формула изобретения

1. Устройство для контроля группы цифровых узлов, содержащее генератор тестов, эталонный узел, блок сравнения и блок индикации, причем первая группа выходов эталонного узла соединена с первой группой инфопмационньгх входов блока сравнения, о т л и ч а- ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет обеспечения возможности контроля узлов с кодокмпупьсной реакцией оно дополнительно содержит блок потенциального согласования, блок синхронизации, блок контроля совпадения импульсов, блок контроля количества импульсов, две группы коммутаторов, группу регистров, группу элементов И и коммутатор, причем выходы генератора тестов соединены с входами блока потенциального согласования, первая группа выходов которого соединена с группой входов эталонного узла, n-е группы выходов (п - число узлов в группе) блока потенциальног согласования являются первыми п-ми группами выходов устройства для подключения к п группам входов контролируемых цифровых узлов группы, группы информационных входов коммутаторов первой группы являются m группами входов устройства для подключения к одноименным выходам контролируемых узлов группы (т - число конт- ролнруемых выводов одного узла данной группы), группа управляющих входов коммутаторов первой группы соеди

14

0

5

0

5

0

5 5

0

5

0

йена с первой группой выходов блока синхронизации и с группой управляющих входов коммутатора, вторая группа выходов блока синхронизации соединена с группой адресных входов генератора тестов, с адресными входами коммутаторов второй группы с первой адресной группой входов блока контроля совпадения импульсов и адресной группой входов блока контроля количества импульсов, выходы которого, а также выходы элементов И группы и выходы блока совпадения количества импульсов соединены с информационными входами блока индикации, выходы коммутаторов второй группы соеди- (Нены с информационными входами соответствующих регистров группы, синхро- входы которых соединены с первым вькодом блока синхронизации, с первыми синхровходами блока контроля количества импульсов, блока контроля совпадения импульсов и входом пуска генератора тестов, выходы регистров группы соединены с входами соответствующих элементов И группы, группы выходов коммутаторов первой группы соединены с второй группой информационных входов блока сравнения, синх- ровход которого соединен с вторым выходом блока синхронизации, выходы коммутатора соединены с информационными входами коммутаторов второй группы, группа информационных входов блока совпадения импульсов является вторьгми п группами устройства для подключения к вторым группам выходов контролируемых узлов группы и второй группой выходов эталонного узла, третья группа выходов которого соединена с группой информационных входов блока контроля числа импульсов и .объединена с третьими п группами входов устройства для подключения к третьим группам выходов контролируемых узлов группы, вторые синхровходы блока контроля совпадения импульсов и блока контроля числа импульсов соединены с третьим выходом блока синхронизации, четвертый выход которого соединен с третьим входом синхронизации блока контроля числа импульсов и с входом установки генератора тестов, вход синхронизации которого соединен с пятым выходом блока синхронизации и четвертым входом синхронизации блока контроля числа импульсов, пятый вход синхронизации

15

которого соединен с шестым выходом блока синхронизации, седьмой выход которого соединен с третьим входом синхронизации блока контроля совпадения импульсов и шестым входом синхронизации блока контроля числа импульсов, третья группа выходов блока синхронизации соединена с второй группой адресных входов блока контроля совпадения импульсов, восьмой выход блока синхронизации соедиген с синхровходом блока индикации.

2. Устройство по п. 1, отличающееся тем, что блок контроля совпадения импульсов содержит коммутатор, группу схем сравнения, и группу коммутаторов, причем группа информационных входов блока соединена с информационными входами коммутатора, стробирующий вход которого соединен с вторым синхровходом блока первый синхровход которого соединен со стробирующим входом коммутаторов группы, выходы которых являются выходами блока, информационные входы коммутаторов группы соединены с выводами соответствующих схем сравне- ния группы, строб-вход которых соединен с третьим синхровходом блока, адресные входы коммутаторов группы соединены с первой адресной группой входов блока, вторая группа адресных входов которого соединена с первыми группами информационных входов блока сравнения группы, группы выходов коммутатора соединены с вторыми группами информационных входов схем сравнения группы.

1534461Ib

3. Устройство по п. 1, отличающееся тем, что блок контроля числа импульсов содержит группу счетчиков, группу делителей частоты,

тель частоты, триггер, причем первый синхровход блока соединен с сннхро- иходами коммутаторов группы, выходы которых являются выходами блока, группа информационных входов которого соединена с синхровходом делителя частоты и с синхровходами делителей частоты группы, вход разрешения которых соединен с третьим синхровходом блока и соединен с входом разрешения делителя частоты, выход которого соединен с суммирующим входом счетчика, выход заема которого соединен с входом сброса триггера, информационный вход которого соединен с шестым синхровходом блока, четвертый синхровход которого соединен с синхровходом триггера, выход которого соединен с вычитающими входами счетчика и счетчиков группы, суммирующие входы которых соединены с выходами соответствующих делителей частоты группы, входы сброса которых соединены с вторым синхровходом блока и входом сброса счетчика, счетчиков группы и делителя, выходы заемов счетчиков группы соединены с информационными входами коммутаторов группы, адресные входы которых соединены с группой адресных - входов блока, пятый синхровход которого соединен со стробирующими входами счетчиков группы.

0

5

0

/адш

Изобретение относится к вычислительной технике и может быть использовано в системах контроля и диагностики типовых элементов замены радиоэлектронной аппаратуры. Цель изобретения - расширение функциональных возможностей за счет обеспечения возможности контроля узлов с кодо-импульсной реакцией. Устройство содержит генератор тестов, эталонный узел, блок сравнения и блок индикации, блок потенциальногол согласования, блок синхронизации, блок контроля совпадения импульсов, блок контроля количества импульсов, две группы коммутаторов, группу регистров, группу элементов И и коммутатор. 7 ил.

igmsi

шде.з

Фиг 6

hnnnnnnnnnnnnnnnnnnnnnnnntinnnnnnnnnnnnnnnnnnnnnnnnnnnni

4/

п

«J

ХЗ#

п

п

м

п п п п

tiS-1

JJL

л.

XL

п

ха

п

п

п п п п

п п п п

п п лп

П

1L

II

л.

л

л.

Q

фиг Л

XL

XL

Ј

Ьч si „ ъ Г«

«о f

ьг

5

5 Ifi

I

i-, «Ч