Двоичный умножитель числа импульсов на 5 Советский патент 1979 года по МПК G06F7/52 H03K23/00 

1

Изобретение относится к вычислительной технике и может быть использовано в вычислительных устройствах, предназначенных для суммирования поступающих на их входы импульсов с одновременным умножением суммы на коэффициент ±5.

Известно электронное устройство для умножения двоично-десятичного числа на пять, состоящее из триггеров, служащих для запоминания импульсов на время срабатывания одного двоичного разряда, элементов И, ИЛИ, предусмотренных для передачи импульсных последовательностей на сумматор, сумматора, выполняющего сложение импульсных последовательностей 1.

Недостатком известного устройства является его сложность, причем в случае применения для умножения на ±5 числа импульсов на его входе треб ется установка реверсивного счетчика.

Известно также устройство, содержащее в каждом разряде счетный триггер, вход которого через элемент ИЛИ подключен к выходам двух элементов И, первые входы которых соединены с шиной сложения и вычитания соответственно, а вторые входы элементов И второго разряда - с соответствующими выходами триггера первого разряда 2.

Недостаток данного устройства заключается в его ограниченных функциональных возможностях.

Цель изобретения - расширение функциональных возможностей. Достигается это тем, что в устройство, содержащее в каждом разряде счетный триггер, вход которого через элемент ИЛИ подключен к выходам двух элементов И, первые входы которых соединены с шиной слол;ения и вычитания соответственно, а вторые входы элементов И второго разряда - с соответствующими выходами триггера первого разряда, введены первые и вторые элементы

И, дополнительные элементы ИЛИ и инверторы. Вторые входы элементов И первого разряда соединены с соответствующими управляющими входами устройства, вторые входы элементов И третьего разряда - с соответствующими выходами триггеров первого и второго разрядов через последовательно соединенные первый элемент И и инвертор, а вторые входы элементов И четвертого разряда через дополнительный элемент ИЛИ - с соответствующим выходом триггера третьего разряда и входом соответствующего инвертора. Вторые входы элементов И всех последующих разрядов через вторые элементы И

соединены с соответствующими выходами

3

триггера и вторыми входами элементов И предыдущего разряда, третьи BXO;U)| элементов И веех разрядов - со ечетиы д входом устройетва.

На чертеже приведена функциональная ехема ишстнразрядного двоичного умножителя числа импульсов на ±5.

Устройство содержит счетные разряды 1, состоящие пз элемеитов И 2 и 3, элемента ИЛИ 4 и счетного триггера 5, а также элемеиты И 6 и 7, инверторы 8, 9 и элемеиты ИЛИ 10, 11. Первые входы элементов И 2 подключены к щиие 12 сложения, иервые входы элемеитов И 3 - к И1ине 13 вь чнтания, вторые входы элемеитов И 2 и 3 соединены с шииой 14 синхроиизации. Входы элемента И 6 третьего разряда соединены с единичными выходами триггеров первого и второго разрядов, а выход - е первым входом элемеита ИЛИ 10 и через инвертор 8 с управляющим входом третьего разряда, едииичный выход триггера которого соедииеи с вторым входом элемента ИЛИ 10.

Выход элемента ИЛИ 10 подключен к первому входу элемента И 6 пятого разряда и уиравляюидему входу четвертого разряда. Единичный выход триггера четвертого разряда соединен с вторым входом элемента Pi G нятого разряда, выход которого связан с первым входом элемента И 6 шестого разряда и унравляющим входом нятого разряда.

Соединение элементов И 7, ИЛИ И и иивертора 9 аналогичио еоедннению элементов И 6, ИЛИ 10 и иивертора 8, только вместо единичных выходов триггеров подключены их н левые выходы.

В случае необходимости дальиейщее увеличение разрядности счетчика производится иутем нодсоединения последующего разряда к выходам иредыдущего через элемеиты И 6 и 7 аналогично тому, как иятый

разряд подключен к четвертому.

Умножение на -f5 оеуихествляется согласно табл. 1, а };миожеиие иа -5 - согласно табл. 2.

Таблица 1

При поступлении седьмого н тринадцатого импульсов (см. табл. 1) иятый разряд иереходит из единичного состояния в нулевое (при вычитании - из нулевого в единичное), за счет чего нроизводится иереиос едииицы в щестой разряд. Таким образом, числа 3 и 1 иредставляют соответствеино 3 + 2 35 и 1+2 65, а числа 27 и 29 соответствеино 2 + 29 и 4 + 2°-5 31. Ири прохождении иервого

имнульса в режиме умножения на -5 на выходе устройства формируется код, соответствующнй числу , где п - иорядкозый иомер старщего разряда.

Работу двоичного умножителя чис.та имиульсов иа -5 рассмотрим иа иримере нрохождеиия десятого импульса в режимах умиожеиия на -f 5 и умножения на -5. Режи.м умножения иа -5.

Двоичный умножитель отсчитал 9 импульсов и набрал код, соответствующий значению 9X5 45 32+13. В этом случае управляющие входы всех разрядов 1 разблокированы (т. е. подготовлены к изменению своего состояния при поступлении десятого импульса Хоч)Первый разряд разблокирован постоянным потенциалом на управляющем входе, второй - единичным выходом первого разряда, третий - инвертированным сигналом элемента И 6 третьего разряда, четвертый - выходом элемента ИЛИ 10, а пятый - выходом элемента И б пятого разряда. Следовательно, в момент прохождения десятого синхроимпульса первый, третий, четвертый разряды устанавливаются в состояние «О, а второй и пятый - в состояние «1. На выходе устройства устанавливается код 10010, что соответствует числу 18.

умножения на -5.

Двоичный умножитель отсчитал 9 импульсов и набрал код, соответствующий значению .

В этом случае управляющие входы первого, третьего, четвертого и пятого разрядов разблокированы, т. е. подготовлены к изменению своего состояния.

Первый разряд разблокирован постоянным потенциалом на управляющем входе, третий - инвертированным выходом с элемента PI 7 третьего разр.чда, четвертый - выходом элемента ИЛИ И, пятый - выходом элемента И 7 пятого разряда.

т n б л и и п 2

Следовательно, в момент прохождения десятого синхроимпульса первый и пятый разряды устанавливаются в состояние «О, а третий и четвертый - в состояние «1. На выходе двоичного умножителя формируется код ото, соответствующий числу 14.

о р м у л а изобретения

Двоичный умножитель числа импзльсов на ±5, содержащий в каладом разряде счетны триггер, вход которого через элемент ИЛИ соединен с выходами двух элементов И, первые входы которых соединены с щиной сложения и вычитания соответственно, вторые входы элементов И второго разряда соединены с соответствующими выходами триггера первого разряда,

отличающийся тем, что, с целью расщирения функциональных возможностей, в него введены первые и вторые элементы И, дополнительные эле.менты ИЛИ и инверторы, причем вторые входы элементов И первого разряда соединены с соответствующими управляющими входамн устройства, вторые входы элементов П третьего разряда соединены с соответствующими выходами тр1:ггеров первого и второго разрядов

чсрс последозатслыю соедииснные первый элсмспу И II инзертор, вторые входы эле ieH-iOii И четвертого разряда через допо.чпитсльный элемент ИЛИ соединены с соотвегствующим выходом триггера третьего

разряда н входом соответствующего инвертора, вторые входы элементов И всех последующих разрядов через вторые элементы И соединены с соответствующими выходами триггера и вторыми входами элементов И предыдущего разряда, третьи входы элементов И всех разрядов соединены со счетным входом устройства. 8 Источники информации, принятые во внимание при экспертизе 1.Патент США N° 3798434, кл. 235/159, опублик. 1974. 2.Коган Б. М., Каневский М. М. Цифровые вычислительные машины и системы. М., «Энергия, 1973, с. 205.