Устройство для автоматического измерения характеристик дискретного канала Советский патент 1979 года по МПК H04B3/46 

потоки сбоев фазы и измерять величину фазового рассогласования. Цель изобретения - повышение достоверности измерения. Для этого в устройство для автоматического измерения характеристик дискретного канала, содержащее на входе основную-и дополнительную схемы сравнения, причем к выходу основной схемы сравнения подключен основной регистр сдвига с первым сумматором в цепи обратной связи, выходы разрядов основного регистра сдвига подключены к входам соответствующих схем совпадения через сумматоры, к вторым входам которых и к входам дешифратора подключены выходы соответствующих разрядов дополнительног регистра сдвига, в цепи обратной св зи которого включен второй сумматор выход которого через дополнительную схему сравнения и выход дешифратора непосредственно подключены к входу счетчика, к другому входу которого подключен выход дополнительной схем сравнения через первый инвертор, а также элемент ИЛИ с вторым инвертором на выходе, две дополнительные схемы совпадения и динамический три гер, при этом выход счетчика подключен к одному из входов первой до полнительной схемы совпадения, к др гому входу.которой подключены выход сумматоров через элемент ИЛИ, а выход первой дополнительной cxetviH сов падения подключен через схемы совпа НИН к входам установки первых Ъ раз дов дополнительного регистра сдвига где m - число разрядов основного регистра сдвига, и непосредственно к входу запуска динамического триггера, к входу сброса которого подключен выход второго инвертора, а выход динамического триггера подклю чен к цепи тактовых импульсов основ ного регистра сдвига, кроме того, выходы счетчика и второго инвертора через вторую дополнительную схему совпадения подключены к цепи сброса дополнительного регистра сдвига, введен блок запрета счета, при этом выход блока запрета счета подключен Стирани к входу счетчика, на вход блока запрета счета подан сигнал с выхода дискретного канала, с которого подан сигнал и на вход Обнуление блока запрета счета, кроме того, блок запрета счета выполнен из последовательно соединенных ждущего мультивибратора и дополнительного элемента ИЛИ, при этом вход ждущего мультивибратора является входом Стирание блока запрета счета, входом Обнуление которог является другой вход дополнительног элемента ИЛИ, выход которого являет ся выходом-блока запрета счета. На чертеже приведена структурная электрическая схема предложенного устройства. Устройство для автоматического измерения характеристик дискретного канала содержит основную 1 и дополнительную 2 схемы сравнения, основной регистр 3 сдвига, первый сумматор 4, схемы 5-9 совпадения, сумматоры 10-14, дешифратор 15, дополнительный регистр 16 сдвига, второй сумма-, тор 17, счетчик 18, первый инвертор 19, элемент ИЛИ 20, второй инвертор 21, дополнительные схемы 2-2 и 23. совпадения, динамический триггер 24, блок 25 запрета счета, который состоит из элемента ИЛИ 26 и ждущего мультивибратора 27. Устройство работает следующим образом. Двоичная последовательность с информационного выхода дискретного канала поступает на вход схемы 1 сравнения, на второй вход которой через сумматор 4 поступает эталонная последовательность, формируемая регистром 3 сдвига. Если ошибки в двоичной последовательности отсутствуют, а сравниваемые с выхода канала и эталонная последовательности находятся не в фазе по циклу, то. двоичная последовательность с выхода схемы 1 сравнения продвигается по разрядам регистра 16 сдвига, сигналы с разрядов обратной связи поступают на входы сумматора 17 и с его выхода - на вход Дополнительной схемы 2 сравнения Так как последовательности, поступающие при этом на входы схемы 2 сравнения, совпадают по виду и фазе, то на ее выходе имеются нулевые сигналы, которые далее поступают на вход счетчика 18 через инвертор 19. При заполнении счетчика 18 сигнал с его выхода поступает одновременно на входы дополнительных схем 22 и 23 совпадения. Па входы сумматоров 10-14 поступают участки последовательностей, которые не совпадают по фазе вследствие чего на выходе хотя бы одного из сумматоров 10-14 появляется единичный сигнал, который через элемент ИЛИ 20 поступает одновременно на входы инвертора 21 и схемы 22 совпадения . Таким образом, в мОмент срабатывания счетчика 18 на выходе схемы 22 совпадения появляется.сигнал, поступающий на первые входы схем 5-9 совпадения, следовательно, результат поэлементного сложения последовательностей с выхода сумматоров 10-14 через схемы 5-9 совпадения поступает н.а входы установки первых п разрядов регистра 16 сдвига. Автоматическое устранение сбоя фазы по циклу производится динамическим триггером 24, запускаемым выходным сигналом схемы