Устройство для синхронного уплотнения асинхронных цифровых сигналов Советский патент 1979 года по МПК H04Q11/04 

Изобретение относится к электросв зи . Известно устройство для синхронно го уплотнения асинхронных цифровых сигналов, содержащее блок синхронизр ции, блоки предварительного уплотнения, блок управления и промежуточные регистры, выходы которых подк.гаочены к входам выходного регистра, дополни тельные входы которого соединены С в ходами первого дешифратора, причем выходы блока управления подключены к управляющим входам блоков памяти адресов и второго дешифратора, выходы которого соединены с входами блоков памяти адресов, выходы которых подк.пючены к соответствующим входам выходного регистра, а выходы блока синхронизации соединены с тактовыми входами блоков памяти адресов и блока управления 1. Однако в известном устройстве недостаточное число уплотняемых цифровых сигналов. Цель изобретения - увеличение чис ла уплотняемых цифровых сигналов. Для этого в устройство для синхро ного уплотнения асинхронных цифровых сигналов, содержащее блок синхронизации, блоки предварительного уплотнения, блок управления и промежуточные регистры, выходы которых подключены к входам выходного регистра, дополнительные входы которого соединены с выходами первого дешифратора, причем выходы блока управления под лючены к управляющим входам блоков памяти адресов и второго дешифратора, выходы которого соединены с входами блоков памяти адресов, выходы которых подключены к соответствующим входам выходного регистра, а выходы блока синхронизации соединены с тактовыми входами блоков памяти адресов и блока управления, введены два счетчика и блоки памяти кода сигнала и кода времени, входы которых соединены с выходами соответствующих блоков предварительного уплотнения и первого счетчика, к входу которого подключен первый дополнительный выход блока оинхронизадии, второй дополнительный выход которого соединен с входом второго счетчика, выходы которого подключены к входам первого дешифратора, при этом выходы кахсдого блока памяти кода сигнала и кода времени подключены к входам соответствующего промежуточного регистра.

На чертеже изображена структурная электрическая схема предложенного устройства ,

Устройство содержит блоки 1 предварительного уплотнения, блоки памяти кода сигнала и кода времени, промежуточные регистры 3, выходной регистр 4, счетчики 3, ь, первый дешифратор 7, блоки памяти 8 адресов, блок управления 9, второй дешифратор 10, блок синхронизации 11.

Устройство работает следующим образом.

Блоки 1 получают асинхронные цифровые сигналы из входящих линий связи и кодируют передний фронт сигналов кодом , а задний - О. Каждый блок 1 циклически обслуживает п линий связи. Число п определяется, во-первых, длительностью сигналов и допустимыми краевыми искажениями этих Сигналов и, во-вторых, :скоростью обработки сигналов в блоках 1. Коды l и О поступают в блоки памяти 2 в сопровождении адресов (номеров входящих линий связи, которым принадлежит эта информация. В эти же блоки памяти 2 поступает также и код времени со счетчика Ь времени. Код времени определяет момент времени поступления кода переднего или заднего фронта асинхронного цифрового сигнала в блок памяти 2. Информация и код времени записываются в ячейки памяти блоков памяти 2. Необходимо отметить, что код времени будет затем сопровождать информацию в процессе ее уплотнения и коммутации и опреде- лять момент Выдачи этой информации в исходящие линии связи. При этом общая задержка информации в устройствах уплотнения и коммутации цифровой системы всегда будет равна циклу работы счетчика S времени, то есть постоянной задержке, не влияющей на краевые искажения сигналов. В свою очередь такт работы счетчика 5 времени должен быть равен периоду обслуи ивания п линий связи каждым блоком 1

Каждая входящая линия связи имеет свою ячейку памяти в блоках памяти 2. Адреса линий связи и ячеек совпадают.

Далее информации и код времени циклически считываются из блоков памяти 2 и записываются на промежуточные регистры 3.

Спомощью счетчика 6 и первого дешифратора 7 производится cijHxpoHное уплотнение информации, записанной на промежуточных регистрах 3. При этом информация поочередно считывается с промежуточных регистров 3 и записывается на выходной регистр 4. На этот же регистр 4 синхронно с информацией поступает из блоков памяти 8 адресов адрес исходящей линии связи, в которую требуется выдать данную информацию. Таким образом, на выходном регистре 4 фо{ ируются адресно-информационные слова, состоящие из информации, кода времени, и адреса исходящей линии связи. Эти слова выдаются в соответствующие временные позиции выходной адресно-информационной магистрали. При этом число временных позиций магистрали, число входящих линий связи и число ячеек памяти в блоках памяти 8 являются одинаковыми, и их адреса совпадают. Иными словами, каждая входящая линия связи имеет свою временную позицию в выходной магистрали и свою ячейку памяти в блоках памяти 8.

Процесс коммутации входящих и исходящих линий связи осуществляется с помощью блока управления 9, второго дешифратора 10 и блоков памяти 8 адресов. Блок управления 9 определяет адреса входящих и исходящих линий связи, которые требуется скоммутировать между собой, и вьщает эти адреса на второй дешифратор 10 и в блоки памяти 8. С помощью второго дешифратора 10 адрес исходящей линии записы вается в ячейку памяти блоков 8, принадлежащую коммутируемой с ней входящей линии связи. В эту же ячейку записывается также сигнал-jt 1, который затем считывается и сопровождает адресно-информационные слова, формируемые на выходном регистре 4, указывая другим устройств.ам цифровой системы на наличие информации в соответствующей временной позиции выходной магистрали устройства. При разъединении линий связи в соответствующие ячейки памяти блоков 8 записывается О. Цри этом сигнал становится равным нулю.

Блок синхронизации 11 вырабатывает тактовые импульсы, синхронизирующие работу всех узлов устройства.

Формула изобретения

Устройство для синхронного уплотнения асинхронных цифровых сигналов, содержащее блок синхронизации, блоки предварительного уплотнения, блок управления и промежуточные регистры, выходы которых подключены к входам выходного регистра, дополнительные входы которого соединены с выходами первого дешифратора, причем выходы блока управления подключены к управляющим входам блоков памяти адресов и второго дешифратора, выходы которого соединены с входами блоков памяти адресовf выходы которых подключены к соответствующим входам выходного регистра, а выходы блока синхронизации соединены с тактовыми входами блоков памяти адресов и блока управления, отличающееся тем, что, с целью увеличения числа уплотняемых цифровых сигналов, введены 1цва счетчика и блоки памяти кода сигнала и кода времени, входы которых

соединены с рыходами соответствующих блоков предварительного уплотнения и первого счетчика, к входу которого подключен первый дополнительный выход блока синхронизации, второй дополнительный выход которого соединен с входом второго счетчика, выходы которого подключены к вход первого дешифратора, при этом выходы каждого блока памяти кода сигнала и кода времени подключены к входам соответствующего промежуточного регистра.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР ( 496696, кл. Н 04 Q 11/04, 1974.

т