Вероятностный измеритель спектра мощности Советский патент 1979 года по МПК G06F17/18 G06F7/64 

. . - I

Изобретение относится к области вычисяительной техники и может найти применение при анализе спектров случайных процессов.

Известны измерителькь1е спектра моидности (спектрометры) различных типов.

Приборы аналогового типа, измертощие спектр мощности, содержат входное устройство, запоминающее устройство, схему умножения, генератор напряжения cos 2, усредняющее устрсйство и регистрирующее устройство и требуют индавидуальной настройки и подбора параметров составляющих злементов. Кроме того, они обладают существенно большой погрещ- . ностью, зависящей от пргрещности всех составляющих элементов 1.

Наиболее близким по технической сущности к предложенному изобретению является спектрюметр, содержащий блок накопителей, генератор случайных чисел, подключенный к первому входу основного преобразователя код-вероятность, блок памяти, регистр и два счетчика 2.

Недостатком спектрометра является сложность конструкшш, т.е. кроме названных блоков он содержит блок вероятностных констант,вероятностную множащую матрицу.Если вычисляется спектральная функция с q ординатами, то сложность схемы блока вероятностных констант может бьггь определена как qA, сложность вероятностной множащей матрицы как , сложность блока накопителей как q-c, где А, В, С козффициенты, пройорциональные объему оборудования, приходящегося на один из злементарных узлов, составляющих выщеупомянутые схемы. ОцешСвая их в корпусах интегральных схем типа Логика-2, можно сказать что А 4-г6, В 243, С 1(Н12.

По расчетам оборудование вероятностного спектрометра на 64 ординаты составляет 7000 корпусов ИС серия 155.

Цель настоящего изобретения - сокращение объема оборудования и повыщение надежности работы устройства.

Указанная цель достигается тем, что в вероятнбстныйизмеритель спектра мощности введены блок регистров, вход которого является входом устройства, блок анализатора знака, блок анализатора команд, интегратор дополнительный преобразователь, код-вероятность, сумматор.

блок элементов И, причем входы сумматора подключены к управляющим выходам блока анализатора команд и к выходам регистра, а выходы ко входу блока анализатора команд, к первому входу блока анализатора знака и к блоку памя- с ти, выход которого подключен ко входу дополнительного преобразователя код-вероятность, второй вход которого подключен к выходу генератора случайных чисел, а выход - ко второму вход блока анализатора знака, третий вход ю которого подключен к выходам основного преобразоэателя код-вероятность, а четвертый - к выходу блока регистров, который подключён к его входу и ко второму входу основного пре образователя код-вероятность, вход блока на- is :копителей соединен с выходом блока элементов И, входы которого подключены соответствещо, квШЬдай счетчика ординат, счетчйМ KpialHOcти произведений и интегратор, входы которого подключены к выходам блока анализатора зна- 20 к.а, .а выходы кратности произведений подключены ко входам блока анализатора и с Чётчика ординат.

Блок-схема вероятностного измерителя спектра мощности приведена на фиг. 1; на фиг.2- 25 кривая функции косинуса. ;

Вероятностный измеритель спектра мощности содержит блок регистров 1 со стэковой организацией, первый преобразователь код-вероятность 2, блок анализатора знака 3, иитегра- зо тор 4, генератор случайных чисел 5, второй преобразователь код-вероятность 6, решсф 7, блок памяти 8, сумматора 9, блок анализатора команд 10, счетчик кратности произведений 1J, счетчик ординат 12, блок элементов, И 13, бло- з5 ;,ка накопителей 14.

j При постуш1е1ши значений i исследуемой частоты Tia вход регистра 7, содержимое регистра в за вйсимосги от состояния блока 10 аНали затора команд увеличит или уменьшит содержи- 40 мое су мматора 9- С выхода сумматора 9 код m разрядов поступит как адрес для блока 8 памяти и выберет величину косинуса. Содержимое разря/да сумМатора 9 будет подано в блок 3 анализатора знака для определения зна- 45 ка интегрирования. С выхода блока 8 памяти величина функщш cos 2 будет подана на второй преобразователь код-вероятность 6. В случае двоичного кода преобразователь пред; ставляет собой ckeMy фавнения, на второй вход 50 которого подан код случайного числа из генератора 5 случайных чисел.

После х-кратного сравнения.на втором преобразователе код-вероятность будет получено импульсно-кодируемое представление величины 55 , cos if , где вероятность появления импульса пропорциональна величине косинуса. Выход второго преобразователя код-вероятность 6

;оединен со входом блока анализатора знака 3,, на второй вход которого подключен выход первого преобразователя код-вероятность 2, в котором величина ординаты корреляционной функции Ky(y (q) соответствующей генерируемому косинусу, преобразуется в вероятность. Знак ординаты К (ф хранится вместе с код,ом ее величины в блоке регастров 1 со стэковой организацией. Блок регистров 1 со стэковой организац11ей представляет собой несколько регистров (7-8 шт.) Количество их равно разрядности блока 8 памяти и определяется итоговой требуемой точностью вычисления спектральной плотноста мощности.

Знак интегрирования определяется по пра-; вилу умножения знаков и вьграбатьшается в случае. Одновременного наличия импульсов на выходах первого и второго преобразователей код-вероятность 2 и 6 соответственно.

Блок памяти 8, сумматор 9, блок анализатора команд 10 и регистр 7 составляют генератор косинусов. Интервал выборки зна.чейий косинуса задается на регистре 7.

Периодичность функтщи косинуса в интервале и cHMTiiieTpH4Hocfb; ее относительно оси абсцисс тгозволяет ограничиться для воспрризвеДания функции 1/4 длины волны и иметь М/4 точек аргумента.

Так как адрес блока 8 памяти однозначно связан с содержимым, то для формирования адреса используется периодичность кода в сумматоре $ и преобразование кода при переходе в различные сегменты, соответствующие четвертям длшы волны. Пусть адрес из сумматора 9 формируется m разрядным кодоМ, где m loqjM. Предельное значение адреса равно Пусть на каком-либо шаге выборки код адреса стал равным п 2 - 1. В этом случае в разрядах сумматора 9 останется код, равный п-2 1 Для неразрывности адресации необходимо, чтобы истинная величина адреса бьша равна п-2 1+ 1 Эти действия Осуществляются в блоке 10 анализатора кол1анд. После того, как признак переполнения кода из m + Г разряда поступит в блок 1 анализатора команд, будут выработаны сигналы. инвертирования содержимого сумматора 9 и счета (увеличения содержимого сумматора на едини.цу ). Последовательность действий инверсии и счета определяется обстоятельством - четное или нечетное число раз происходило переполнение. На фиг. 3 приведена кривая функции косийуса. Если Проанализировать один цикл изменения функции косинуса на периоде 0,2 представленный для рассматриваемого примера на 16 точек, то можно обнаружить, что существует две четверти, в которых аргумент .функции (при веденный к аргументу четверти длины волны) увеличивается - 1 и III четверти и две четверти. В которых аргумент уменьшается - И и IV. Четверги с увеличением аргумента соответствует четному числу переполнения разрядной сетки адреса.(О и 2), а четверти с уменьшением аргумента - нечетному числу переполнения (1 и 3) Четность или нечетность числа переполнений определяет текущую команду для изменения аргумента на сумматоре 9. При четном числе вырабатьшается сложение величины аргумента н сумматоре 9 с содержанием регистра 7, а при нечетном - вычитание., Знак косинуса из блока 8 памяти определит ся состоянием m + 2 разряда сумматора 9. На фиг. 3 видно, что во II и III четвертях знак косинуса отрицательный. Действительно 1 четверти знак m + 2 разряда равен нулю, во II четверти он равен единице (соответствует минусу) после инвертирования. Инвертирование после перехода из И четверти в III не изменит efo, т.к. Команда счета После инвертирования даст снова ; перенос в m + 2 разряд. Только после перехода из П1 четверти в IV состояние разряда т + 2 изменится. После выполнения всех выадсленйй,что будет определено по сигналам Переполнения счетчика 11 кратности произведений и счеттака 12 брдйНйтй, сбдержимое интегратора 4 через блок 13 злемеимв И будет выдано йа вход в блок Накопителей 14. Замена вероятйостной мкожащей матривд дает вШгрйш в обор1удовайий в 45 раз. Действ тельно, сложность оборудования парайлельногб двбйчного cyMMatcSpa равна сложность JIBY на с{/2 чйсет равна cj/2 В; интегратЬр имеет сложность СП, где значения коэффициентов А ;В, С для элементной базы на.ЙС серии 155 (Логика-2) указань выше, а п-требуемая разрядность результата. Остальною блрйи (9, 6, 3) не трубуют большого оборудования и представляют собой следующие узль1. Анализатор команд сложений 9 - зто одик триггер со счетным входим, линейньЛ преобразователь код-версятность 6 - & Ьдноразрядйых ckeM сравнёййя; анализатор зйака 3-13 31лементов И. Реализованные на интегра Hbix схемах Логика-2 (серия 155) они срстаВляют 13 корпусов оборудования. Суммарная сложность измерителя спектра мощности при реализации на элементах серии 155 (сдвиговые регистрьг рааЛизованы на элементе МОП-структуры серии 144 по 21 разряду сдвигового регистра в корпусе) для 64 ординат измерений корреляционной функции составляет 155 корпусов интегральных схем, что во много раз меньше, чём в прототипе. Формулаизобре тения Вероятностный измеритель спектра мрщности, содерЖащий блок йакопйтелей, генератрр случайньгх чисел, подключгенный k первому входу ОСНОВНОГО преобразователя код-вероятность блок памяти, регистр и jopa счетчика, от л ич а ю щ и и с я; тем, 4t6 с целью сокращения объема оборудования он содер5кйт блок регистров, вход которого входом устройства,, блок анализатора знака, блок анализатора команд, тгтегратор, дoft{)лийteльный преобразователь код-вероятность, сумматор, блок элементов И, причем входь сумматора подключены к : управляющим выходам блока анащзатора команд и к выходам регистра, а выходы - ко входу блока анализатора команд, к первому входу блока анализатора знака и к блоку памя:ТИ, выход которого подключен ко входу дополнительного Преобразователя код-веройтность, второй вход которого подключей к выходу генератора случайных чисея, а вькод - ко второму входу блока анализатора знака, третий вход которого подключен к выходам основного преобразователя код-вероятнск ть, а четвертый - к в.ыходу блока регистров, который подключен к efo и ко Второму входу основного преобразователя код-вероятность, вход блока накопителей сдедИнен с вьйОДОМ бяока элементов И, входы которого пой тйяены соответственно к выходам счетчика ординат, счетчика кратности произведений и интегратор, входы которого подключены к выходам блока анализатора знака, а выходы счетчику кратйости произведений подключены ко входам iSnoKa анализатора комйнд и счетчика ординат. Источники 1гаформации,j принятые во внимание при Экспертизе 1. Мирский Г. И. Аппаратурное определение характеристик случайных процессов. М., Энер, 1972, с. 234-257. 2. Автррскбе свидетельство СССР N 442739,кл.6 06 F 15/34, 1975 (прототип).

1НШ31со Щп

1

и

Фт.

/«