Устройство для моделирования нейрона Советский патент 1979 года по МПК G06G7/60 

Изобретение относится к области моделирования свойств биологических нейронов и может найти применение в радиотехнических системах, си темах телеуправления, телеметрии и автоматики, а также в сенсорных системах роботов. Известно устройство для моделирования нейрона, содержащее блок Зсщания начальных условий, сумглатор и блок памяти обучения 1. Наиболее близким по технической сущности к предложенному изобретени является устройство для моделирования нейрона, содержащее три канала, каждый из которых содержит интегратор, выход которого подключен к пер вому входу блока управляемой проводимости, выход блока управляемой проводимости третьего канала соединен со вторым входом блока управляе мой проводимости второго канала, выход которого подключен ко второму входу блока управляемой проводимости первого канала, выход которого соединен со входом генератора потенциалов действия, выход которого является выходом устройства 2. Недостатком известных устройств является низкая точность моделирования. Цель .изобретения - повышение точности моделирования. Указанная цель достигается тем, что в каждый канал устройства введены блок памяти обучения и блоки задания управляемых синаптичаских коэффициентов, первые вkoды которых являются входами устройства и подключены к входам блока памяти обучения своего канала, выходы которого соединены со вторыми входами блоков задания управляемых синаптических коэффициентов своего канала, выходы которых подключены ко входам интегратора своего канала. На фиг. 1 приведена блок-схема устройства,содержащего L блоков зания управляемых синаптических коэффициентов в первом канале (в кацале возбуждения) 1, М блоков задания управляемых сипаптических коэффициентов во втором канале (в канале постсинаптического торможения) 2, N блоков задания управляемых синаптических коэффициентов в третьем канале (в канале пресинаптического торможения) 3, интеграторы 4-6 в каналах возбуждения, постсинаптического и пресинаптического торможения соответственно, блоки 7т9 памяти обучения в каналах возбуждения, постсинаптического и пресинаптического торможения соответс-венно, блоки 10т12 управляемой проводимости в каналах возбуждения, постсинаптического и пресинаптического торможения, генератор 13 потенциалов действия. На фиг. 2 представлена схема формирования кратковременной и долговременной памяти п одному из синаптических входов в одном из каналов устройства.

Работает устройство следующим образом. Поступающие по каждому входу импульсные последовательности интегрируются во времени на интеграторах 4тб. Суммарный возбуждающий потенциал Е (t), подаваемый на в.ход генератора потенциалов действия 13, тормозной потенциал I(t) и растормаживающий D (t) описываются уравнениями:

Е: t-H,I(A)Mrt-A,.)

-00 .|

1(О -f г t-Л,)(Л)а)(,1-Л,Р(Л)хr.,A)dA 2) D(t)f rf (t-A)(il) ,(3)

-00 X:( гдеL , M,N - число возбуждающих, тормозных и растормгикивающих входов нейрона соответственно,,-{t),g(t),n{i)весоные функции возбуждающих, тормозных и растормаживающих входов, (jj{t),U34-{t), iJ|cCt) - управляемые синаптические коэффициенты,ХЕ1 ,Xij. ,Хдк сигналы, поступающие на -и возбуждающий, j-и тормозной, к-й растор маживающий входы. Сигналами управления для коэффи циентов (U(t) являются выходные сиг налы блоков памяти обучения 7, 8,9 Р a)-j й-ра-л1 орх-) , V -О p;(t)rK-i(t)при P(t)ej, T.(t) np(t-A)(OpX,.()dA TipvtP/tKQ,, i -oo при P(t)0T, )К.1Ш PB,(t)Up(t-A)(Op) лриР(1)е при Р()/во, P Ji K-iCt) где dp - весовая функция блока па мяти обучения, постоянная времени

которой () BO много раз превышает постоянные времени каналов возбуждения, торможения, растормаживания, а)р синаптические коэффициенты блоков памяти обучения,ЭЕ iSj , Эц - пороги пороговых блоков 14 (фиг. 2) блоков памяти обучения, K-l(t) - ступенчатая функция, являющаяся выходным сигналом порогового блока -14 (фиг.2).

Поступающие по каждому входу импульсные последовательности интегрируются во времени на интеграторах в канале возбуждения, постсинаптического и пресинаптического торможения, и, кроме того, параллельно поступают на интеграторы 15 (фиг.2) блоков памяти обучения. Здесь они интегрируются с большой постоянной времени (уравнения 446). Выход интегратора 15 P(t) поступает на вход порогового блока 14 и параллельно на элемент ИЛИ 16, выходной сигнал которого служит для управления синаптическим коэффициентом CJ . При достижении сигналом P/t) порогового значения Q на выходе порогового блока 14 (фиг.2) появляется сигнал K-l(t), во много раз превышающий амплитуду сигнала Р (t) , и на выходе элемента ИЛИ 16 устанавливается потенциал, равный по величине K-l(t), Блок задания управляемого синапического коэффициента 1 работает ледующим образом. При отсутствии ходного сигнала () или при одиочных импульсах синаптический коэффициентbJ блока 1 равен О, так как блок 1 представляет собой элемент И, на выходе которого сигнал будет тем больше, чем больше управляющий сигнал с выхода элемента ИЛИ 16. Коэффициент передачи имеет .наибольшее значение при наличии на выходе элемента ИЛИ 16 сигнала к -1(t). Наличие сигнала Kl(t) имитирует долговременную память. Этот сигнал появляется в случае наличия на входе часто повторяющихся сигналов X (t) . Кратковременную память определяет амплитуда сигнала P(t), которая также формируется в блоке памяти обучения. Введение новых структурных элементов обеспечивает моделирование кратковременной и долговременной памяти, что повышает точность моделирования. Форму ла изобретения Устройство для моделирования нейрона, содержащее три канала, каждый из которых содержит интегратор, выход которого подключен к первому

входу блока управляемой проводимости, выход блока управляемой проводимости третьего канала соединен со вторым входом блока управляемой проводимости второго канала, выход которого подключен ко второму входу блока управляемой проводимости первого канала, выход которого соединен со входом генератора потенциалов действия, выход которого является выходом устройства, отличающееся тем, что, с целью повышения точности моделирования, в каждый канал устройства введены блок памяти обучения и блоки задания управляемых синаптических коэффициентов, первые входы которых являются входами устройства и подключены к входам блока памяти обучения своего канала, выходы которого соединены со вторыми входами блоков задания управляемых синаптических коэффициентов своего канала, выходы KOTopfcDC подключены ко входам интегратрра своего канала.

Источники информсщии,

0 принятые во внимание при экспертизе

1.Авторское свидетельство СССР № 563680, кл.С 06 G 7/60, 1975,

2.Авторское свидетельство СССР W 453710, кл. G 06 G 7/60, 1972.