Устройство для решения систем алгебраических уравнений Советский патент 1980 года по МПК G06F17/12 

- .. . ... .: Изобретение относится к области вычисли|Тельной техники и может быть .применено в системах автоматического регулирование, управляющее воздействие в которых определяет ся путем решения систем лин йнь1х алгебраич ес ких уравнений. Известно устройство для решения алгебраических уравнений 1 , содержащее блоки ввода и вывода, управляющие входы которых подключены к выходу блока управления, комбинационные цифровые сумматоры по числу ; неизвестных, первые входы которых соединены с выходами блока ввода, матрицу комбинационных множительных блоков по числу коэффициентов уравнений, первые входы которых подключены к соответствующим вь1Ходам блока ввода,, выходы комбинационньрс множительных блоков каждой строки матрицы подключены к второму входу соответствующего комбинационного цифрового сумматора, блок генераторов случетных сигналов, блок ограничителей уровня сигналов и блок вентилей. Наиболее близким техническим решением к изобретению является устройство для решения i систем алгебраических уравнений, содержащее блок многоразрядных сумматоров и матрицу умножения, выход которого подключен к одному входу блока многоразрядных сумМаторов 2. Недостатком известного устройства является невысокая точность и узкий класс решаемых задач из-за возникновения генерации в устройстве вследствии зацикливания решения, вызванное несоответствием кодов входа и выхода рассматриваемого устройства в разомкнутом состоянии, что не позволяет находить рещение поставленной задачи как некоторое установившееся состояние в устройстве при замьпсании обратной связи. Рассмотрим простейший пример, подтверждающий то, что схема известного устройства не установится в устойчивое состояние, соответствующее решению поставленной задачи, при замыкании обратной связи. . Рассматривать будем на примере решения на известном устройстве уравнения первого порядка при представлении информации пятью разрядами в симметричной троичной системе счисления (1, О, 1), где 1 - обозначено значение - Г. Задано уравнение первого порядка, предт ставленное в виДе, удобном для решения его на известном устройстве:. , ,, , X bx-i-f,Н) где X - искомое неизвестное, b - постоянный Коэффициент f - постоянная величина, соответствующая правой части заданного уравнения. В соответствии с заданным уравнением (1) матрица умножения осуществляет умножение искомого неизвестного X на постоянный коэф(фициент Ь, выход матрицы умножения соединен с входом многоразрядного сумматора, на второй вход которого подаётся значение правой : части f, а выход многоразрядного сумматора соединен с входом матрицы умножения, образу при stOM обратную связь в устройстве и по истечении времени переходного процесса в устрой стве на выходах многоразрядного сумматора должно установиться значение кода, соответствующее решению заданного уравнения (1). Рассмотрим поведение устройства при разомк нутой обратной связи, в точке, близкой к значениюрешения исходного уравнения (1) при следующих значениях коэффитдиента b и правой части f: b 0,01010; f 0,11111. При этом будем обозначать: Х| - Значение Кода на выходах многоразрядного сумматора, осуществляющего суммирование значений Ьха и f, Х2 - значение кода, поступающего на вход матриЦы умножения, осзтцествляющего умноже ние на постоянный коэффициент Ь. Пусть Ха 0,1Г001, тогда xj bx2 f 0,,lIOOT + 0,11 111 0,lToil. Подадим полученное на выходах многоразряд ного сумматора значение кода 0,li011 на вход матрицы умножения и определим новое значениа кода на выходах многоразрядного сумМатораг л ; о,о оГо-о,1Т()11 + о,1ГпГ , , , . xi bxj + f 0,1100l.Таким образом, получим, что значение кода 0,11001, поданное на вход матрицы умножени я, вызывает на выходах многоразрядного су матора значение кода 0,1ТоГ1, которое, в свою очередь, будучи поданным на йход матрицы уШГоясения вызовет на В ых6д;ах многоразрядно го сумматора первоначальное значение кода 0,1 Tool. Отсюда следует, что в известном устройстве устанавливается несоответствие кодов входа и выхода схемы при разомкнутой обрат ной связи и при замыкании обратной связи рещение зацикливается и схема генерирует, что не позволяет найти установивщееся значение к да соответствующее рещению заданного уравне ния при рассмотренных исходных данных. Принципиально в такого рода схемах зацикливание рещения может вызываться и более длинной цепочкой несоответствия кодов, когда вектор неизвестных x.j (при решении систем алгебраических уравнений) вызывает на выходах многоразрядных сумматоров значение вектора т. д., х. вызывает на сумматоров векгор х, а свою очередь, вызывает вектор Xi и процесс повторяется. Цель изобретения - повышение точности достигается тем, что в известное устройство для решения систем алгебраических уравнений дополнительно введены (п-1) канал, каждый из которых содержит блок многоразрядных сумматоров и матрицу умножения, выход которой подключен к одному входу блока многоразрядных сумматоров, другой вход блока многоразрядных сумматоров .всех каналов является входом устройства, выход блока многоразрядных сумматоров предыдущего канала подключен ко входу матрицы умножения последующего канала, выход блока многоразрядных сумматоров последнего канала соединен со входом матрицы умножения первого канала, выходы блоков многоразрядных сумматоров всех каналов являются выходами устройства. На чертеже. Представлена блок-схема устройства для решения систем алгебраических уравнений. Устройство содержит вход 1 устройства, блок. 2 многоразрядных сумматоров, матрицу 3 умножения, выходы 4 устройства. Работу устройства проиллюстрируем на примере,, рассмотренном выше. В соответствии с исходными данными рассматриваемого примера матрицы .3 умножения состоят из одного комбинационного умножителя, осуществляющего умножение машинной переменной Xj на постоянный коэффициент b 0,010То и длина цепочки несоответствия кодов равна 2, т. е. п 2. В этом случае схема устройства будет содержать два блока многоразрядных сумматоров и две 1у1атрицы умножения, каждая из которых состоит из одного ко1и6Й1«ационного умножителя. При заданных исходных данных устройство может нах:одиткя в одном из двух устойчивых состояний:. XI 0,1ТООГ;Х2 0,1 Топ, или., X, 0,lToTl;xj 0,lTooT, . компоненты каждого из которьа являются при приближеннь ми значениями искомой переменной для рассмотреннь1Х ранее значений коэффициентов b и правой части f. Действительно, значегае переменной Х| 0,lT001, поступающее с выходом первого блока многоразрял1п.1Х сумматоров, будучи умножено на значение постоянного коэффициента b О.оТоТо и просуммировано с значенкем правой части f O.lTlir вызывает иа выходах второго блока многоразрядных сумматоров значение переменной xj О,ПOil, которое в свою очередь, будучи умножено на b OjOlOlO и просуммировано с f 0,11111 подтвердит значение xi - 0,ll00l. Аналогично можно описать и второе устойчивое состояние устройства. (Благодаря введенным блокам и связям между блоками повысилась точность устройства.

.формула изобретения

Устройство для решения систем алгебраических уравнений, содержащее блок многоразрядных сумматоров и матрицу умножения, выход которой подключен к одному входу блока многоразрядных сумматоров, о т л и ч а ю щ е я тем, что, с целью повышения точности работы, в устройство дополнительно введены (n-t)

канал, каждый из которых содержит блок мцо- рис. 5.

горазрядных сумматоров и матрицу умножения, выход которой подключен к одному входу i блока многоразрядных сумматоров, другой вход блока многоразрядных сумматоров всех каналов является входом устройства, выход блока многоразрядных сумматоров предьщущего канала подключен ко входу матрицы умножения последующего канала, выход блока многоразрядных сумматоров последнего канала соединен со входом матрицы умножения первог канала, выходы блоков многоразрядных сумматоров всех каналов являются выходами устройства.

Источники информации, принятые во внимание при экспертизе

1.Авторское свидетельство СССР N 482752, кл. G 06 F 15/32, 1974.

2.Пухов Г. Е. идр. Математическое моделировш/ие и теория электрических цепей, вып. 11. К., Наукова Думка, 1973, стр. 3,