Устройство для вычисления суммы квадратов к чисел Советский патент 1980 года по МПК G06F7/38 

1

Изобретение относится к области вычислительной техники и может быть использовано при создании систем и приборов обработки информации.

Известно устройство для пересчета и возведения в квадрат импульсных сигналов, содержащее п.-разрядный счетчик, линию задержки, дополнительный 2п разрядный счетчик С1.

Наиболее близким по технической сущности к предлагаемому является устройство для вь1чнсления суммы квадратов К чисел, содержащее счетчик основания, разрядные вь1ходы которого через злементы И группы соединенысо входами соответствующих разрядов накопителя I2jv-- - - ...-..--- Недостатком известных устройств является малое быстродействие, обусловленное тем, что в данных устройствах для вычисления суммЬ квадратов К чисел необходимо вьшопйить операцию возведения в квадрат для каждого числа в отдельности ft просуммировать полученные результатБь Отсюда следует, что время вычисле1Шй.в таких устройствах определяется суммарной длительностью пакетов импульсов, соответствующих возводимым в квадрат числам, если они представлены в число-импульсном коде. .

Целью изобретения является повышение быстродействия устройства.

. Указанная цель достигается тем, что в устройство, содержащее счетчик основаш1я, разрядные выходы которого через- злементы И группы соединены со входам11 сооттзетствующих разрядов накопителя, введены К формирователей строб-импульсов, К-звенная линия задержки, К ключей, элементы ИЛИ, причем информационные входы устройства соединены с соответствующими входами формирователей стробимпульсов и входами пёрвбг6зле1 1е гга И;1И,

5 выход которого соединен со входами второго разряда счетчика основания и К-звенной линии задержки, выход каждого звена которой подключен к информационному входу соответствующего ключа, заправляющий вход которого

0 соединен с выходом соответствующего форми рователя строб-импульсов, выходы ключей через второй злемент ИЛИ соединены с управляющими входами злементов И группы. В предлагаемом устройстве используется следующий алгоритм возведения в квадрат числа импульсов: 2 W ш . m 2Si-m-2 t2i-t% (1} iг -i-1, где m - число, возводимое в квадрат. . , Используя этот алгоритм, запишем выраже 1ше для суммы квадратов нескольких чисел 2 а1 п . Vi . m ...4.ni sC2i-iV5:;№-i1 ч -iг .пгН К. . (2-;-0, 1::1 17Де К 1,2... Припима, Чс- iTii m ... т.причедем выражение (.) к следующему виду: г wi . tT,m. ... .., m..-v; 2 ()t Oc-i .23 (2i-i V...-I-S C i-fV . ; Это соотношение положено в основу пред.:aiaqMoro устройства. Структурная схема устройства приведена на чертеже. В состав устройства входят формирователи строб-импульсо13 l,..К элементы ИЛИ 2, 3, К-звегшая линия задержки 4, ключи 5г...к счетшк основания 6, rpynnia элементов И 7, накожтсль 8.. Бслп ..оимые в квадрат числа, представленньш в число-импульсном коде, посту11ают на соответстйуйшие эходьТ устройства, подключенные к входам формирователей стррб-имлульсов Ц и к входам первого элемента ИЛИ 2, выход которого соединен со счетным входом второго разряда счетчика, основания бис входом К-звенной линии задержки выход каждого звена которой подключен к и формационному входу соответствующего клю л. и. управляющим входам которых подсоединены соответствующие выходы форми рователей строб-импульсов 1.(;.,ц .Выходы ключей 5 .ц связаны со входами второго элемента ИЛИ 3, выход которого соединен с управляющими входами элементов И 7, свя зываю щих входы и выходы соответств) разрядов счетчика основания 6 и накопителя Принцип действия предлагаемого устройств для одновременного вычисления суммы квадратов нескольких чисел состоит -в следующем В. исходном состоянии в счет«1К оснрвания 6 записано число , где п - число двои ных разрядов счетчика основания 6, а накопитель 8 установлен в нуль. Необходимым ус ловием для работы предлагаемого устройства является синхронность импульсов, ИЗ которых формируется число-импульсный код, возводимь Х в квадрат чисел (эти импульсы могут формироваться одним генератором импульсов) При поступлении на вход элемента ИЛИ 2 первых импульсов каждого пакета, на его выходе формируется только один импзтьс, что является следствием синхронности входных импульсных последовательностей. Импульс с выхода элементу ИЛИ 2 поступает на вход К-звешюй линии задершси 4 и на вход второго разряда счетчика основания 6, где после его прихода будет записана единица. На каждом выходе К-звенной линии задержки 4 при этом появится импульс, сдответствующий входному импульсу, задержанному на время 7 - jAt, где At - время задержки одной секции (звена), j 1, 2, ..., К - номер звбна линии задержки 4. Время At определяется длительностью переходных процессов е счетчике основания 6 накопителя 8 и, в случае использованияв дтих узлах сквозного переноса, может быть весьма малым. Импульсы с выхода К-звенной линии задержки 4 постуnamt на информационные входы соотретствующих ключей 5, , на управляющие входы которых поданы строб-импульсы с выходов формирователей строб-импульсов 1 .., Длительность которых определяется длительностью пакетов импульсов, подаваемых на входы устройства.-Импульсы с выходой ключей 5 , поступают на входы элемента ИЛИ 3, на выходе которого формируется последовательность, состоящая из К импульсов, отстоящих друг от дрзта на время At. Эта последовательность импульсов поступает на управляющие входы элементов И 7, которые переносят код, залнсанный в счетчике основа1шя 6, накопитель 8 на сум шрование. После окончания переноса i в накопителе 8 будет зафиксировано число . К 1, так как в счетчике основания был записал код единицы. При появлении на выходе элемента ИЛИ 2 очередных импульсов в счетчике основания 6 будет формироваться код нечетных чисол в соответствии с выражением 2i - 1, где i - шсло импульсов, поступивших на вход, второго разряда счетчика 6. По окончании пакета илшульсов соответствующего наименьшему из возводимых в квадрат чисел (в данном случае шслу mi, в накопителе 8 будет сформирован код числа, определяемого (2i - 1), которое выражением соответс;твует первому слагаемому в формуле (3). При этом с управляющего входа ключа 5 j снимается строб-импульс и выход К-го звена линии задержки 4 отключается от входа элемента ИЛИ 3, на выходе которого при появлении очередных импульсов на выходе логического элемента ИЛИ 2, будет формироваться импульсная последовательность, состоящая из К - 1 импульсов.