Устройство для ввода информации Советский патент 1980 года по МПК G06F3/04 

1

Изобретение относится к автоматике и вычислительной технике и может найти применение, например в информационно-измерительных системах для ввода информации.

Известны устройства для ввода информации, содержащие источники информации, коммутатор, блок синхронизации, приемники информации, выполняющие опрос источников и ввод информации в приемники 1.

Недостаток этих устройств состоит в низкой пропускной способности. Это обусловлено большой избыточностью выдаваемой на приемники информации, поскольку подключение каждого из источников к соответствующему приемнику производится вне зависимости от наличия в источнике полезной информации.

Наиболее близким к данному изобретению по технической сущности является устройство для ввода информации, содержащее входной блок согласования, группа входов которого является группой входов устройства, а первая группа выходов соединена с группой входов первого коммутатора, выходом подключенного к первому входу блока управления, первый выход которого соединен с пусковым входом входного блока согласования, вторая группа выходов которого подключена к группе входов второго коммутатора, соединенного группой выходов с группой входов выходного блока согJ ласования, первая группа выходов которого является группой выходов устройства, и генератор тактовых импульсов, подключенный выходом к тактирующим входйТ« блока управления и распределителя, первый выход которого подключена к управляющим входам входного блока согласования и первого коммутатора. В этом устройстве обеспечивается подключение к любому из источников по его запросу любого из свободных приемников с использованием одновременно временного уплотнения сигналов в ин15формационной магистрали, что, с одной стороны, позволяет в силу статистических свойств источников иметь в устройстве число приемников меньше числа источников, а, с другой стороны, повысить быстродействие устройства 2.

20

Однако это устройство имеет узкую область применения, вследствие жесткой синхронизации сигналов запроса, формируемых источниками, с информационными сигналами

поступающими от источников, и отсутствия ограничений на время передачи информации от любого из источников, что, в конечном счете может привести к потере информации, формируемой источниками, не подключенными к приемникам, в случаях, когда все приемники уже заняты другими источниками. По указанным причинам, невозможно, в частности, использование устройства в много канальных анализаторах спектра речевых сигналов, где начало формирования анализируемого сигнала- не может быть синхронизировано с моментом подачи запроса, а время, необходимое для оценки сигнала, при достаточной длительности сигнала, не зависит от нее.

Цель изобретения - расширение области применения устройства.

Поставленная цель достигается тем, что в устройство введены два накопителя, схема сравнения, дешифратор нулевого кода, узел приоритета, группа элементов ИЛИ и узел формирования временных задержек, причем информационные входы накопителей и схемы сравнения подключены ко второму выходу распределителя, управляющие входы накопителей подключены соответственно ко второму и третьему выходам блока управления, адресный выход которого соединен с первыми входами элементов ИЛИ группы и управляющим входом узла формирования временных задержек, пусковой вход которого подключен к четвертому выходу блока управления, а группа выходов соединена со второй группой входов выходного блока согласования, группа управляющим выходов которого соединена с группой входов узла приоритета, выходом соединенного со вторыми входами элементов ИЛИ группы, выходы которых соединены с адресными входами накопителей, информационный выход первого накопителя подключен к числовым выходам схемы сравнения и дешифратора нулевого кода, выходы которых соединены соответственно со вторым и третьим входами блока управления, пятый выход и четвертый вход которого соответственно подключены к управляющему входу дешифратора нулевого кода и выходу узла приоритета, выход второго накопителя подключен к управляющему входу второго коммутатора.

На чертеже представлена блок-схема устройства, содержащая входной блок 1 согласования, выходной блок 2 согласования, первый 3 и второй 4 коммутаторы, генератор 5 тактовых импульсов, распределитель 6, блок 7 управления, первый 8 и второй 9 накопители,схемы 10 сравнения, дешифратор 11 нулевого кода, узел 12 формирования временных задержек, группа элементов 13 ИЛИ, узел 14 приоритета. Входной блок 1 согласования состоит из входных преобразователей 15 и узлов 16 ответа. Выходной блок 2 согласования состоит из

приемников информации. Узел 12 формирования временных задержек содержит столько же формирователей временных задержек, сколько приемников 17 имеет выходной блок 2. Количество приемников 17 в устройстве может быть меньше количества входных преобразователей 15 и выбирается из условия, чтобы время ожидания любого из або. нентов, подключающихся к входному преобразователю, было не больше допустимого при заданном времени обработки сигнала

0 приемником. Количество ячеек в каждом из накопителей равно количеству приемников 17.

Устройство работает следующим образом, В процессе работы устройства генератором 5 постоянно формируется последовательность тактовых импульсов, поступающая на вход распределителя б, на первом выходе которого формируется циклическая последовательность сигналов, обеспечивающих поочередное подключение через коммутатор 3 входных преобразователей 15 и блока 7 управления, а на втором выходе циклическая последовательность кодов, соответствующих номерам входных преобразователей, подключаемых к блоку 7. Блок 7 в отсутствие сигналов на выходах входных преобра$ зователей никаких сигналов на своих выходах не формирует.

Сигнал запроса, сформированный любым из входных преобразователей 15 поступает в узел ответа блока 1 через коммутатор 3 на вход блока 7, который на адресном выходе формирует последовательность номеров приемников 17, поступающая на адресйые входы накопителей 8 и 9, причем время формирования этой последоваJ тельности должно быть меньше времени удержания адресного сигнала на управляющем входе коммутатора 3. Одновременно с этим блок 7 формирует сигнал, поступающий на вход управления считыванием первым накопителем 8, в результате чего чнс0 ла, записанные в ячейках этого накопителя 8, последовательно поступают на входы схемы 10 и дешифратора 11. На другой вход схемы 10 поступает числовой код с выхода распределителя 6, соответствующий номеру входного преобразователя 15, выставивщего запрос. В случае, если в процессе считывания кодов из первого накопителя 8 ни один из них не окажется равным коду, сформированному распределителем 6, что означает, что данный входной преобразовав тель 15 не подключен в данный момент ни к одному из приемников 17. Схема 10 никаких сигналов не вырабатывает, и блок 7 осуществляет повторную генерацию той же последовательности кодов, сопровождающуюся формированием сигнала считывания информации из первого накопителя 8. Кроме того, в этом случае блок 7 вырабатывает также сигнал, разрещающий работу дешифратора 11. При обнаружении в какойлибо из ячеек первого накопителя 8 нулевого кода, что означает, что соответствующий приемник не подключен ни к одному из входных преобразователей 15, дешифратором И .формируется сигнал, поступающий в блок 7 и вызывающий торможение процесса формирования адресных кодов и формирование сигналов, поступающих на входы управления записью накопителей 8 и 9. В результате в ячейки накопителей с -номером, равным номеру свободного приемника 17, обнаруженного в процессе анализа содержимого ячеек первого накопителя 8, записывает код с выхода распределителя 6, соответствующий номеру входного преобразователя, выставившего запрос, после чего на выходе второго накопителя 9 формируется сигнал, поступающий на вход коммутатора 4 и обеспечивающий подключение данного входного преобразователя к свободному приемнику 7. Наконец, на выходе блока управления формируется сигнал, поступающий на пусковые входы узлов ответа 16 и вызывающий срабатывание того из них, который связан с выходным преобразователем 15, выставившим запрос. Узел 16 осуществляет гашение запроса на выходе входного преобразователя 15, после чего он становится готов к приему информации от внешнего источника. Время между моментом гашения запроса и началом поступления информации во входной преобразователь 15 в устройстве не лимитируется. После того как во входной преобразователь начинает поступать информация, подлежащая передаче в подключенный к нему приемник 17, на выходе этого преобразователя вновь формируется сигнал, поступающий на соответствующем такте работы распределителя 6 через коммутатор 3 в блок 7. Этот сигнал удерживается в течение всего времени поступления информации. Блок 7 после приема этого сигнала вновь осуществляет последовательный вывод содержимого ячеек первого накопителя 8 на схему 10 сравнения. При это.м в одной из ячеек обнаружен код, равный сформированному в данный момент времени на втором выходе распределителя 6. Схема 10 в этом случае формирует сигнал, по которому блок 7 запускает соответствующий формирователь 18 временной уставки. На выходе сработавшего формирователя 18 вырабатывается сигнал, включающий соответствующий приемник 17, которьш осуществляется прием через коммутатор 4 и обработка информации, поступающей от соответствующего входного преобразователя 15. По окончании заданной временной уставки сигнал с выхода формирователя 18 снимается, после чего приемник осуществляет вывод результатов обработки на выход устройства. Кроме этого, приемник 17 формирует адресный сигнал, поступающий через узел приоритета 14 в блок 7 и на адресные входы накопителей. Это вызывает выдачу из блока 7 сигналов,обеспечивающих стирание записанного в соответствующих ячейках накопителей кода. Узел приоритета 14 обеспечивает поочередное подключение выходов приемников 17 к входам блока 7 и накопителей в случае одновременного окончания работы двух или более приемников в соответствии с заложенной в них программой. Если каким-либо входным преобразователем подан запрос на обслуживание в то время, когда все приемники окажутся занятыми, сигнал разрешения на вывод информации сформируется соответствующим блоком 2 только после освобождения хотя бы одного из приемников 17, индицируемого в виде появления нулевого кода на выходе соответствующей ячейки первого накопителя 8. Таким образом, устройство позволяет осуществлять вход в него информации только при наличии свободного приемника, что исключает возможность потери этой информации и, кроме того ограничивает время занятости -каждого из приемников величиной, необходимой для выполнения соответствующей обработки информации приемником 17. Формула изобретения Устройство для ввода информации, содержащее входной блок согласования, группа входов которого является группой входов устройства, а первая группа выходов соединена с группой входов первого коммутатора, выходом подключенного к первому.входу блока управления, первый выход которого соединен с пусковым входом входного блока согласования, вторая группа выходов которого подключена к группе входов второго коммутатора, соединенного группой выходов с первой группой входов выходного блока согласования, первая группа выходов которого является rpynnoli выходов устройства, и генератор тактовых импульсов, подк.г1юченньш выходом к тактирующим входам блока управления и распределителя, первый выход которого подключен к управляющим входам входного блока согласования и первого коммутатора, отличающееся тем, что, с целью расширения области применения устройства, в него введены два накопителя, схема сравнения, дешифратор нулевого кода, узел приоритета, группа элементов ИЛИ и узел формирования временных задержек, причем информационные входы накопителей и схемы сравнения подключены ко второму выходу распределителя, управляющие входы накопителей подключены соответственно ко второму и третьему выходам блока управления, адресный выход которого соединен с первыми входами элементов ИЛИ группы и управляющим входом узла формирования временных задержек, пусковой вход которого подключен к четвертому выходу блока управления, а группа выходов соединена со второй группой входов выходного блока согласования, группа управляющих выходов которого соединена с группой входов узла приоритета, выходом соединенного со вторыми входами элементов ИЛИ группы, выходы которых соединены с адресными входами накопителей, информационный выход первого накопителя подключен к числовым входам схемы сравнения и дещифратора нулевого кода, выходы

которых соединены соответственно со вторым и третьим входами блока управления, пятый выход и четвертый вход которого соответственно подключены к управляющему входу дешифратора нулевого кода и выходу узла приоритета, выход второго накопителя подключен к управляющему входу второго коммутатора.

Источники информации, принятые во внимание при экспертизе

1.Тутевич Н. Н.- Телемеханика. М., «Связь., 1973, гл. 3..

2.Авторское свидетельство СССР

№ 249095, кл. G06F15/46, 1967 (прототип).