Устройство для приема информации Советский патент 1980 года по МПК G06F3/04 G08C19/28 

Изобретение относится к вычислительной технике и предназначено для приема команд, поступающих по каналу связи в последовательном коде.

Известно устройство для приема информации, содержащее элементы И, ИЛИ, НЕ, триггеры, блок синхронизации, выход которого соединен с первым входом элемента И, и преобразователь последовательного кода, включающий регистр сдвига, дещифратор и счетчик 1.

Однако это устройство не работоспособ- ю но в том случае, когда импульсы команды, поступающие по каналу связи, не синхронны с внутренней частотой устройства.

Наиболее близким по технической сущности к изобретению является устройство, содержащее блок синхронизации, выход которого соединен с первым входом блока привязки частоты, второй вход которого является коммутирующим входом устройства, коммутатор, соединенный с первым входом элемента И, выход которого соединен с ре- 20 гистром приема, запоминающий блок, элементы задержки, анализатор, формирователь управляющих сигналов, мультиплексор, блок преобразования сигнала подтверждения, блоки преобразования сообщений, выбора сообщений, выбора режима, регистр сообщений 2.

Известные устройства обладают низкой достоверностью при приеме информации, так как не обеспечивают защиту как 6т приема ложной команды; так и от помех, возникающих в канале связи, за счет того, что не обеспечивается сброс принятой команды, в которой число разрядов меньще заданного, в результате его в устройстве может накапливаться ложная информация, сброс принимаемой команды, в которой пропадает любой импульс, например,из-за воздействия помех в канале связи, а также принимаемой команды, в которой появляется ложный импульс, возникающий, например, также под воздействием помех в канале связи.

Цель изобретения - повышение достоверности pa6oTbi устройства.

Поставленная цель достигается тем, что в устройство, содержащее блок синхронизации, выход которого соединен с первым входом элемента И и первым входом формирователя управляющих сигналов, второй вход которого подключен к входу устройства, и преобразователь последовательного кода.

первый вход которого соединен с первым выходом формирователя управляющих сигналов, выход подключен к выходу устройства, введены блок контроля принимаемой информации, блок настройки частоты, счетчик, триггер и два элемента ИЛИ, причем второй выход формирователя управляющих сигналов соединен с первым входом первого элемента ИЛИ, второй вход которого подключен к первому выходу формирователя управляющих сигналов, а выход соединен с первыми входами блока контроля принимаемой информации и счетчика, второй вход которого подключен к выходу элемента И, выход счетчика через блок настройки частоты соединен со вторыми входами преобразователя последовательного кода и блока контроля принимаемой информации, выход которого подключен к третьему входу преобразователя последовательного кода и первому входу второго элемента ИЛИ, второй вход которого соединен с выходом преобразователя последовательного кода, выход второго элемента ИЛИ подключен к нулевому входу триггера, единичный вход которого соединен с третьим выходом формирователя управляющих сигналов, единичный выход триггера подключен ко второму входу элемента И и третьему входу блока контроля принимаемой информации. Кроме того, блок контроля принимаемой информации содержит счетчик контроля, элемент задержки, элементы И и ИЛИ, причем первый вход счетчика контроля через элемент задержки, соединен с первым входом блока и первым входом элемента И, второй вход которого подключен к третьему входу блока, третий вход соединен с первым выходом счетчика контроля, второй вход которого подключен ко второму входу блока, а второй выход соединен с первым входом элемента ИЛИ, второй вход которого подключен к выходу элемента И, выход соединен с выходом блока; блок настройки частоты содержит коммутационное поле, дещифратор и узел сравнения, причем выход коммутационного поля соединен с первым входом узла сравнения, второй вход которого через дещифратор подключен ко входу блока выход узла сравнения соединен с выходом блока.

На чертеже изображена функциональная схема устройства.

Устройство содержит блок 1 синхронизации, выход которого соединен с первыми входами элемента И 2 и формирователя 3 управляющих сигналов, второй вход которого подключен к входу устройства 4, а первый выход соединен с первым входом преобразователя 5 последовательного кода и входом первого элемента ИЛИ 6, выход которого через счетчик 7, блок 8 настройки частоты и блок 9 контроля принимаемой информации подключен к первому входу второго элемента ИЛИ 10, второй вход котороГО соединен с выходом И устройства, а выход подключен к нулевому входу триггера 12.

Блок 9 контроля принимаемой информации содержит счтечик 13 контроля, выходы которого соединены с элементом И 14 и элементом ИЛИ 15, элемент 16 задержки.

Блок 8 настройки частоты содержит коммутационное поле 7, выход которого соединен со входом узла 18 сравнения, другой вход которого подключен к выходу дещифратора 19.

Преобразователь 5 последовательного кода содержит коммутатор 20 приема, первый выход которого через элемент И 21 соединен с регистром 22, а второй выход подключен к элементу 23 задержки.

Устройство работает следующим образом.

Перед началом работы счетчик 7, триггер 12, элементы памяти,-содержащиеся в фopмиpoвaтeJ e 3 управляющих сигналов, преобразователе 5 последовательного кода, блоке 9 контрооя принимаемой информации, устанавливаются в нулевое (исходное) состояние (цепи установки элементов памяти на чертеже не показаны).

Устройство начинает работать с момента поступления команды по входу 4. Каждая команда представляет из себя бинарную, требуемой длительности кодовую комбинацию (кодограмму) с полярным признаком, где одна полярность принимается за «единицу информации, а другая - за «ноль.

Команда последовательным кодом поступает со входа 4 на второй вход формирователя 3 управляющих сигналов. Формирователь 3 управляющих сигналов предназначен для привязки поступающих импульсов команды к внутренней частоте устройства, а также для выработки кодовых и синхронизирующих импульсов и для формирования сигнала «импульс принят. При приеме каждого импульса команды положительной полярности формирователь 3 управляющих сигналов вырабатывает сигнал «кодовый импульс на первом выходе, что соответствует приему «единицы информации. При приеме каждого импульса команды отрицательной полярности формирователь 3 управляющих сигналов вырабатывает сигнал «синхронизирующий импульс на втором выходе, что соответствует приему нулевой информации. Сигнал «импульс принят формирователь 3 управляющих сигналов вырабатывает на третьем выходе каждый раз после выдачи либо синхронизирующего импульса, либо кодового.

Рассмотрим работу устройства в случае, когда команда состоит из восьми разрядов, причем первый разряд команды представляет из себя импульс, например, положительной полярности. После анализа первого импульса ксмандь формирователь 3 управляющих сигналов вырабатывает на первом вы ходе«кодовыи импульс, который поступает на первый вход преобразователя 5 последовательного кода и на второй вход первого элемента ИЛИ 6. Преобразователь 5 последовательного кода предназначен для преобразования последовательного кода команды в параллельный код. При поступлении первого импульса команды коммутатор 20 приема находится в нулевом состоянии и вырабатывает на первом выходе сигнал, который открывает элемент И 21 таким образом, что первый «кодовый импульс записывается в первый разряд регистра 22. Одновременно «кодо вый импульс через элемент ИЛИ 6 устанавливает счетчик 7 и счетчик 13 контроля в нулевое (исходное состояние и открывает по первому входу элемент И 14. Однако элемент И 14 не срабатывает, так как на его втором выходе отсутствует сигнал разрешения, поступающий с единичного выхода триггера 12. После окончания кодового импульса формирователь 3 управляющих сигналов вырабатывает на третьем выходе сигнал «импульс принят, который устанавливает триггер 12 в единичное состояние. Сигнал с единичного выхода триггера 12 открывает по второму входу элементы И 2 и 14. После этого импульсы с выхода блока 1 синхронизации через элемент И 2 начинают поступать на второй (счетный) вход счетчика 7, переводя его последовательно из одного состояния в другое. Каждое состояние счетчика 7 анализируется в блоке 8 настройки частоты. При помощи блока 8 настройки частоты и счетчика 7 устанавливается временной интервал ожидани; прихода следующего импульса команды. Крайние значения этого временного интервала расчитываются следующим образом. Точность измерения временного интервала зависит от внутренней частоты устройства, то есть от частоты следования импульсов с выхода блока 1 синхронизации. При этом необходимо, чтобы внутренняя частота устройства была больще частоты следования импульсов команды. Блок 8 настройки частоты на основании анализа состояния счетчика 7 вырабатывает сигналы в моменты времени, соответствующие минимальному и максимальному времени ожидания прихода следующего импульса команды. Так как в зависимости от внутренней частоты устройства частоты следования импульсо1В команды и точности задания временного интервала ожидания значения изменяются, то для универсальности состояние счетчика 7 устанавливается при помощи коммутационного поля 17. Коммутационное поле 17 может быть организовано при помощи переключателей или колодки с распаянными перемычками, или таким образом, что с его выхода на первый вход узла 18 сравнения поступают два числа. На второй вход узла 18 сравнения с выхода дещифратора 19 поступает позиционный код счетчика 7. Узел 18 сравнения формирует выходной сигнал только в том случае, когда состояние счетчика 7 будет равно одному из чисел, установленных в коммутационном поле 17. В рассматриваемом случае, после того как счетчик 7 установится в четвертое положение, на выходе узла 18 сравнения появится сигнал. Этот сигнал устанавливает ком мутатор 20 приема в первое положение, при котором элемент И 21 открывается таким образом, чтобы второй импульс команды записался во второй разряд регистра 22. Одновременно сигнал с выхода узла 18 сравнения устанавливает счетчик 13 контроля в очередное первое положение. После этого снимается сигнал с первого выхода счетчика 13 контроля, соответствующий нулевому состоянию счетчика 13 контроля, и устройство готово к приему очередного, второго импульса команды. Если никаких искажений в линии связи не происходит, то очередной импульс поступает в устройство по входу 4 в заданный интервал времени охлаждения. Предположим, что второй импульс команды имеет отрицательную полярность. В этом случае формирователь 3 управляющих сигналов вырабатывает сигнал на втором выходе. Этот сигнал через первый элемент ИЛИ 6 устанавливает счетчик 7 в исходное, нулевое положение. Кроме того, этот сигнал поступает на вход элемента 16 задержки и на первый вход элемента И 14. Однако элемент И 14 не срабатывает, так как на его третьем входе отсутствует сигнал разрешения с первого выхода счетчика 13 контроля. Через время, необходимое для выполнения выщеописанных операций, действие сигнала на втором выходе формирователя 3 управляющих сигналов заканчивается. Только после этого появляется сигнал на выходе элемента 16 задержки, который устанавливает счетчик 13 контроля в исходное, нулевое состояние. Одновременно после окончания синхронизирующего импульса формирователь 3 управляющих сигналов вырабатывает сигнал «импульс принят на третьем выходе, который подтверждает единичное состояние триггера 12. На этом заканчивается прием импульса команды отрицательной полярности и в очередной разряд регистра 22 никакая информация не записывается, и он остается в нулевом состоянии, что соответствует приему нулевой информации. После приема очередного, второго импульса команды, аналогично вышеописанному, счетчик 7 начинает отсчитывать импульсы, поступающие с выхода блока 1 синхронизации. Когда счетчик 7 устанавливается в четвертое состояние, соответствующее временной метке, равной минимальному времени, срабатывает узел 18 сравнения. По сигналу с выхода узла 18 сравнения коммутатор 20 приема переходит в оечередное, второе положение, при котором элемент 21 открывается таким образом, чтобы третий импульс команды записывался в третий разряд регистра 22. Кроме этого, сигнал с выхода узла 18 сравнения поступает на второй вход счетчика 13 контроля, устанавливая его в первое состояние. После этого устройство готово к приему очередного импульса команды. Прием очередных импульсов команды осуществляется аналогично вышеописанному.

После приема последнего, в рассматриваемом случае восьмого импульса команды, коммутатор 20 приема по сигналу с выхода узла 18 сравнения устанавливается в исходное нулевое состояние и вырабатывает сигнал на втором выходе. Этот сигнал поступает на выход 11 и его можно использовать для организации считывания параллельного кода принятой команды из регистра 22 в оперативную память. Одновременно сигнал со второго выхода коммутатора 20 приема через второй элемент ИЛИ 10 устанавливает триггер .12 в исходное нулевое состояние. В результате этого снимается сигнал разрешения, поступающий на элементы И 2 и 14. Через время, необходимое для выполнения вышеописанных операций, появляется сигнал на выходе элемента 23 задержки, который устанавливает регистр 22 в исходное, нулевое состояние. После этого устройство готово к приему следующей команды.

Рассмотрим работу устройства в случае приема ложной команды, в которой число разрядов меньше заданного.

В качестве примера рассмотрим случай, когда в устройство поступила команда, состоящая только из семи разрядов (импульсов), вместо заданной команды из восьми разрядов.

В этом случае все импульсы команды, поступающие в устройство аналогично вышеописанному, анализируются и записываются в регистр 22. После приема седьмого импульса команды счетчик 7 и счетчик 13 контроля устанавливается в нулевое состояние и счетчик 7 начинает снова отсчитывать импульсы, поступающие с выхода блока 1 синхронизации. Когда счетчик 7 установится в четвертое состояние, срабатывает узел 18 сравнения. По сигналу с выхода узла 18 сравнения коммутатор 20 приема переходит в очередное, седьмое положение, при котором элемент И 21 открывается таким образом, чтобы восьмой импульс команды был записан в восьмой разряд регистра 22. Кроме этого, сигнал с выхода узла 18 сравнения поступает на второй вход счетчика 13 контроля, устанавливая его в первое положение. Так как восьмой импульс команды отсутствует, то в течение всего времени ожидания очередного импульса команды формирователь 3 управляющих сигналов никаких сигналов не вырабатывает.

Поэтому счетчик 7 установится в щестое состояние. Так как на первый вход узла 18 сравнения с выхода коммутационного поля

17 поступает позиционный код, соответствующий шестому состоянию счетчика 7, то узел 18 сравнения снова вырабатывает выходной сигнал. Сигнал с выхода узла 18 сравнения поступает на коммутатор 20 приема, переводя его в очередное состояние.

Кроме этого, по сигналу с выхода узла 18 сравнения счетчик 13 контроля устанавливается в нулевое состояние и вырабатывает сигнал на втором выходе. Этот сигнал через элемент ИЛИ 15 устанавливает коммутатор 20 приема в исходное, нулевое состояние и сбрасывает информацию, записанную в регистре 22. Одновременно сигнал со второго выхода счетчика 13 контроля через элементы ИЛИ 15 и 10 устанавливает триггер 12 в исходное, нулевое состояние. После этого устройство готово к приему следующей команды.

Таким образом устройство обеспечивает сброс ложной команды, в которой число разрядов меньше, заданного, в результате чего обеспечивается защита от приема ложной информации.

Рассмотрим работу устройства в случае приема команды, в которой из-за воздействия помех в канале связи отсутствует четвертый импульс команды.

В этом случае первые три импульса команды, поступающие в устройство, аналогично вышеописанному анализируются и записываются в регистр 22. После приема третьего импульса команды срабатывает узел 18 сравнения, выходной сигнал которого устанавливает коммутатор 20 приема в следующее третье состояние.

Одновременно.ПО сигналу с выхода узла 18 сравнения счетчик 13 контрооя устанавливается в первое состояние. Так как четвертый импульс команды отсутствует, то в течение всего времени ожидания очередного импульса команды формирователь 3 управляющих сигналов никаких сигналов не вырабатывает. Поэтому через максимальное время ожидания, также как в случае приема ложной команды, узел 18 сравнения вырабатывает второй сигнал управления. По этому сигналу счетчик 13 контроля переходит в нулевое состояние и вырабатывает сигнал на втором выходе, который через элемент ИЛИ 15 устанавливает коммутатор 20 приема и регистр 22 в исходное, нулевое состояние. Одновременно сигнал со второго выхода счетчика 13 контрооя через элементы ИЛИ 15 и 10 устанавливает триггер 12 также в нулевое состояние.

Очередной, пятый импульс команды оценивается устройством как первый импульс новой команды. Поэтому остальные импульсы команды, то есть импульсы с пятого по восьмой, принимаются и анализируются аналогично вышеописанному, йо записываются в этом случае соответственно в первые четыре разряда регистра 22. После приема последнего, восьмого им.пульса команды, через время, минимальное время ожидания, срабатывает узел 18 сравнения, выходной сигнал которого устанавливает коммутатор 20 приема в очередное, четвертое состояние. Поэтому в рассматриваемом случае после приема последнего, восьмого импульса коммутатор 20 приема сигнала на втором выходе не вырабатывает. Одновременно по сигналу с выхода узла 18 сравнения счетчик 13 контроля переходит в первое состор ние. Так как по входу 4 в устройство больше не поступает никакой информации, то формирователь 3 управляющих сигналов никаких выходных сигналов не вырабатывает. Поэтому через максимальное время ожидания узел 18 сравнения повторно вырабатывает выходной сигнал. По этому сигналу, аналогично выщеописанному, коммутатор 20 приема, регистр 22, триггер 12 и счетчик 13 контроля устанавливаются в исходное состояние, после чего устройство готово к приему новой команды. Таким образом устройство обеспечивает сброс принимаемой команды, в которой пропадает любой импульс из-за воздействия помех в канале связи. Рассмотрим работу устройства s случае приема команды, в которой под воздействием помех в канале связи возникает ложный импульс, например, между вторым и третьим импуЛьсом принимаемой команды. В этом случае первые два импульса команды, поступающие в устройство, аналогично вышеописанному анализируются и записываются в регистр 22. После приема второго импульса счетчик 7 .начинает отсчитывать импульсы, поступающие с выхолТ,а блока 1 синхронизации. Если по входу 4 в устройство поступает помеха, которая идентифицируется, как импульс, например «единичный информации, то формирователь 3 управляющих сигналов вырабатывает сигнал на первом выходе. Этот сигнал устанавливает счетчик 7 в нулевое состояние и поступает на элемент И 14. Так как помеха появилась раньше минимального времени ожидания, то счетчик 13 контроля находится в нулевом состоянии и вырабатывает сигнал на первом выходе, который открывает элемент И 14 по третьему входу. Поэтому по сигналу с первого выхода формирователя 3 управляющих сигналов срабатывает элемент И 14. Сигнал с выхода элемента И 14 через элемент ИЛИ 15 устанавливает коммутатор 20 приема и регистр 22 в исхЬдное, нулевое состояние. Одновременно триггер 12 также устанавливается в нулевое состояние. Прием остальных шести импульсов команды осуществляется устройством аналогично вышеописанному. После приема последнего импульса команды блок 9 контроля принимаемой информации повторно вырабатывает выходной сигнал, который сбрасывает информацию, записанную в регистре 22 и устанавливает в исходное состояние коммутатор 20 приема и триггер 12. Таким образом, устройство обеспечивает сброс принимаемой команды, в которой появляется ложный импульс, возникающий под воздействием помех в канале связи. Использование рассмотренного устройства, по сравнению с известными устройствами, обеспечивает повышение достоверности приема информации, так как достигается защита как от приема ложной команды, так и от помех, возникающих в канале связи. за счет того, что устройство обеспечивает сброс ложной команды, в которой число разрядов меньше заданного, в результате чего достигается защита от приема ложной информации, сброс принимаемой команды. в которой пропадает любой импульс, например, из-за воздействия помех в канале связи, сброс принимаемой команды, в которой появляется ложный импульс, возникающий также, например, под воздействием помех в канале связи. Формула изобретения I. Устройство для приема информации, содержащее блок синхронизации, выход которого соединен с первым входом элемента И и первым входом формирователя управляющих сигналов, второй вход которого подключен к входу устройства, и преобразователь последовательного кода, первый вход которого соединен с первым выходом формирователя управляющих сигналов, выход подключен к выходу устройства, отличающееся тем, что, с целью повышения достоверности работы, в него введены блок контроля принимаемой информации, блок настройки частоты, счетчик, триггер и два элемента ИЛИ, причем второй выход формирователя управляющих сигналов соединен с первым входом первого элемента ИЛИ, второй вход которого подключен к первому выходу формирователя управляющих сигналов, а выход соединен с первыми входами блока контроля принимаемой информации и счетчика, второй вход которого подключен к выходу э.темента И, выход счетчика через блок настройки частоты соединен со вторыми входами преобразователя последовательного кода и блока контроля принимаемой информации, выход которого подключен к третьему входу преобразователя последовательного кода и первому входу второго элемента ИЛИ, второй вход которого соединен с выходом преобразователя последовательного кода, выход второго элемента ИЛИ подключен к нулевому входу триггера, единичный вход которого соединен с третьим выходом формирователя управляющий сигналов, единичный выход триггера подключен ко второму входу элемента И и третьему входу блока контроля принимаемой информации.