Устройство для сохранения информации в памяти при отключении питания Советский патент 1980 года по МПК G11C29/00 

Изобретение относится к области запоминающих устройств.

Известны устройства для сохранения информации в памяти при отключении питания.

Одно из известных устройств содержит каскад сброса, пороговые каскады и позволяет обеспечить сохранение т1формации при отключении питания в запоминающем устройстве t1.

Однако в запоминающем устройстве может происходить частичное разрушение информации непосредственно в момент отключения питания в случае прихода в этот момент импульса обращения.

Из известных устройств наиболее близким техническим решением к изобретению является устройство для сохранения информации s памяти при отключении питания, содержащее источники питания, входы которых соединены с выходом первого ключа, вход которого соединен со входом устройства, фильтр, вход которого подключен к выходу первого источника питания - ко входам источников опорното напряжения, второй ключ, вход которого соединен с выходом второго источника питания, а выХОД - с одним из выходов устройств;, блоки сравнения, одни входы которых подключены к выходам источников опорного н-шряжения, другие входы соответственно - к выходам источников питания и входу устройства,а выходы блоков сравнения соединены со входами элемента ИЛИ, временной селектор, вход которого подключен к выходу элемента ИЛИ, один выход через элемент задержки - к управляющему входу первого ключа, другой выход - к

10 первому входу генератора одинот1ых импульсов, второй вход которого соединен с выходом источника тактовых импульсов, и управляющиешины 2.

Недостатком этого устройства является воз15можность частичного стирания информащш в момент отключения питания. Это объясняется тем, что отклонение питания адресных и разрядных цепей должно происходить и происходит быстрее, чем отключение цепей питания

20 логических элементов, и если это время соизмеримо с временением 1шкла обращения при перезаписи, то перезапись может (во.читься при уменьшенном (на фронте отключения) значении питания адресных и разрядных цепей, что снижает надежность устройства, Целью изобретения является повышение надежности устройства. Это достигается тем, что устройство аадержит элементы И, элемент ИЛИ-НЕ, элемент И-НЕ, триггер и счетчик, выход которого соединен с управляющим входом второго ключа, один из входов - с выходом источника тактовых импульсов, другой вход - с первым Входом элемента И-НЕ и выходом триггера , вход которого подключен к выходу генератора одиночных импульсов,однк входы элементов И соединены с управляющими ишнамидругие - с выходом элемента И-НЕ, а выходы - с друг ми-выходами устройства и входами элемента ИЛИ-НЕ, выход которого подключен ко второму входу элемента И--НЕ. На чертеже представлена схема предложенного устройства. Устройство содержит первый ключ 1. второ ключ 2, источники питания, например первый Выпрямитель 3 к второй выпрямитель 4, фильтр 5, элемент задержки 6, первый источник опорного напряжения 7, второй источник опорного напряжения 8, третий источник опор ного напряжения 9, первый 10, второй 11 и третий 12 блоки сравне1шя, элемент ИЛИ 13, временной селектор 14, генератор одинотоых импульсов 15, счетшк 16, имеющий выход 17 элемент ИЛИ-НЕ 18, триггер 19, элемент И20, элементы И 21 и источник тактовьк импульсов 22. К выходам устройства подключены блоки памяти 23. Выход 17 счетчика 16 соединен с управляюидим входом ieioporo ключа 2, один из входов - с выходом источника тактовь Х импульсов 22j другой вход - с первым: входом элемента И-НЕ 20 и выходом триггера 19, вход которого подключен к выходу генератора одиночных импульсов 15. Одни входы элементов И соедииены с управляющими шин ми 24, на которые подается импульс обращения, другие входы - с выходом элемента И-НЕ 20, а выходы - с выходаг ш устройства я входами элемента ИЛИ-НЕ 18, выход которого подключен ко второму входу элемента И-НЕ 20. Устройство работает следующим образом. Напряжеюге сети, поступающее на вход устройства с первого ключа 1, подается на в прямитель 3 и 4. С выхода фильтра 5 вы прямленное напряжение подается на истопгики опорного напряжения 7-9. На блоки сравнени 10 и 1 i подаются напр51жения с выходов вы прямителей 3 и 4, а также с выходов источникоБ опорных напряжений 7 и 8. 7 4 На блок сравнения 12 подаются напряжение сети и напряжение с выхода источника опорного напряжения 9. На элементах ИЛИ 13 собираются сигналы с выходов блоков 10-12. Тактовые импульсы с источника тактовых импульсов-22 поступают на блоки памяти 23, на счетчик 16 и на генератор одиночных импульсов 15. Импульсы обращения, синхронные с тактовой частотой, через элементы И 21 поступают на блоки памяти 23. Кроме того, импульсы обращения собираются на элеменги ИЛИ-НЕ 18 и поступают на элемент И-НЕ 20. При отключении питания во временном селекторе 14 вырабатывается сигнал, возбуждающий генератор одиночных импульсов 15. Импульс с генератора одиночных импульсов 15 в свою очередь воздействует на вход триггера 19j в результате триггер 19 из нулевого состояния переходит в единичное. Если отключение питания происходит в момент времени, соответствующий наличию импульса обращения на входе одного из элементов И 21, то на выходе элемента И-НЕ 20 не вырабатывается запрещающий потенциал, чт позволяет импульсу обращения заткончиться и произвести запуск одного из блоков памяти 23. По окончании импульса обращения в рассматриваемом случае запрещающий потенциал появляется на выходе элемента И-НЕ 20. Чтобы отключение питания адресных и разрядных цепей блоков 23 не произошло раньще окончания внутреннего цикла работы блока памяти, предусмотрена задержка отключения питания. Для этой цели применен счетчик 16. Разрешением на начало работы счетчика 16 является потенциал с выхода триггера 19. При переполнений счетчика 16 на его выходе появляется импульс, запирающий ключ 2, в результате чего щины питания адресных и разрядных цепей блоков 23 отключаются. 1фоме того, сигнал с выхода временного селектора 14 поступает через элемент задержки 6 на ключ I и отключает выпрямители 3 и 4 от сети, что приводит к отключению цепей питания логических элементов (на чертеже не показаны). Тем самым обеспечивается номинальное значение напряжения питания адресных и разрядных цепей при перезаписи последнего числа в момент отключения первичной сети или источника питания логических элементов, что, в итоге, приводит к повыщению функциональНОИ надежности устройства. Применение описанного устройства, например в комплексе для отладки программ, позволяет значительно сократить непроизводительные

затраты времени на восстановление информации путем повторного ввода программ после каждого сбоя по цепям питания.

Формула изобретения

Устройство для сохранения информации в памяти при отключении питания, содержащее источник питания, входы которых соединены с выходом первого ключа, вход которого соединен со входом устройства, фильтр, вход которого подключен к выходу первого источника питания, а выход - ко входам источников опорного напряжения, второй ключ, вход jодни входы элементов И соединены с управлякоторого соединен с выходом второго источ-юиями шинами, другие - с выходом элеменника питания, а выход - с одним из вы-та И-НЕ, а выходы - с другими выходами

ходов устройства, блоки сравнения, одниустройства и входами элемента ИЛИ-НЕ, вывходы которых подключены к выходам источ-ход которого подключен ко второму входу

шжов опорного напряжения, другие входы со- j элемента И-НЕ,

ответственно - к выходам источников питанияИсточники информации,

и входу устройства, а выходы блоков сравне-принятые во внимание при экспертизе

иня соединены со входами элемента ИЛИ, 1. Патент США N 3624617, кл. 340-172,5,

временной селектор, вход которого пpдfcлю-1971.

чей к выходу элемента ИЛИ, один выход 252, Авторское свидетельство СССР М 331424,

через элемент задержки к управляющемуМ. кл, G И С 27/00, 1970 (прототип).

вход} первого ключа, другой выход - к первому ВХОД) генератора одиночных импульсов, второй вход которого соединен с выходом источника тактовых импульсов, и упрзвляю5 шие шинь1, отличающееся тем, что, с целью повыше ия надежности устройства, оно содерхсит элементы И, элемент ИЛИНЕ, элемент И-НЕ, триггер и счетчик, выход которого соединен с управляющим входом

дрм источника тактовых импульсов, другой вход - с первым входом элемента И-НЕ и выходом триггера, вход которого подключен к выходу генератора одиночных импульсов. о второго ключа, одмн из входов - с выхо