Стохастическое устройство для деления и умножения Советский патент 1980 года по МПК G06F7/70 G06F7/52 

(54) СТОХАСТИЧЕСКОЕ УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ

1

Изобретение относится к вычислительной технике и может быть использовано в стохастических машинах для решения и умножения аналоговых величин ,

Известны вероятностные множительные устройства, содержащие датчики случайных чисел, денфирующие преобразователи, блоки сравнения, элементы И 1 .

Эти устройства обеспечивают возможность выполнения только одной операции и отличаются невЕлсоким быстроде.йств ием.

Наиболее близким является устройство для деления аналоговых величин, содержащее декодирующий преобразователь, блоксравнения и счетчик, выход которого является выходом устройства, управляющий вход декодирующего преобразователя является первым входом устройства, а выход соединен с первым входом блока сравнения, второй вход блока сравнения является вторым входом устройства, выход блока сравнения соединен со входом счетчика, а по входу декодирующего преобразователя подклюИ УМНОЖЕНИЯ

чен вцход датчика случайных чисел (2 .

Это устройство обеспечивает возможность выполнения только одной операции - деления, и достижение высокой точности вычислений для него приводит к значительному снижению быстродействия, (при использовании датчиков случайных чисел точность вычислений находится в зависимости от длины декодируемой последовательности, представляющей результат вычислений) .

Цель изобретения - повышение быстродействия.

Цель достигается тем, что устройство дополнительно содержит п-разрядной сдвиговый регистр с обратной связью, группу п сумматоров по моду.пю два, второй декодирующий преобразователь, второй блок сравнения и элемент И, первые выходы разрядов сдвигового регистра с обратной связью соединены со входами соответствующих разрядов второго декодирующего преобразователя, выход которого соединен с первым входом второго блока сравнения, второй вход которого является вторым входом устройства, выходы первого и второго блоков сравнения соединены со входами элемента И, выход которого соединен со входом счетчика, вторые выходы разрядов сдвигового регистра с обратной связью соединены совходами роответствующих разрядов группы сумматоров по, модулю два, кроме п-го сумматора по модулю два , второй вход которого соединен с первым входом. первого сумматора по модулю два, выходы разрядов группы сумматоров по модулю два подключены ко входам разрядов первого декодирующего преобразователя.

На чертеже представлена блок-схема устройства для деления и умножения аналоговых величин.

Устройство содержит п-разрядный сдвиговый регистр 1 с обратной связью группу 2 из п сумматоров по модулю два, декодирующие преобразователи 3,4, блоки 5,6 сравнения элемент И 7 счетчик 8. Выходы разрядов сдвигового регистра 1 присоединены к соответствующим входам декодирующего преобразователя 3 и ко входам группы 2 сумматоров по модулю два, выходы которой присоединены по перекрестной схеме ко входам декодирующего преобразователя 4 .

Выход декодирующего преобразователя 3 присоединен к первому входу блока 5 сравнения, ко второму входу которого подключен аналоговый сигнал а (сомножитель), Выход декодирующего преобразователя 4 присоедине к первому входу блока сравнения б, ко второму входу которого подключен аналоговый сигнал в (сомножитель-делмое) , опорное напряжение декодирующего преобразователя 4 задается аналогвым сигналом с. Выходы блоков сравнения 5 и б присоединены ко входам элемента И 7, выход которого подключен к счетному входу счетчика 8,

Устройство работает следующим образом.

С помощью п-разрядного сдвигового регистра с обратной связью генерируется периодическая последовательност п-раэрядных псевдослучайных чисел с равномерным (с погрешностью порядка 2 ) распределением вероятностей их появления, т.е. разряды регистра 1 порождают двоичные псевдослучайные последовательности, математическое ожидание которых равно - коэффициен взаимной корреляции, равный нулю, и период, равный тактов.

Указанными свойствами обладают также двоичные последовательности на выходах группы 2 сумматоров по модул два, подключенных к разрядам сдвигового регистра 1. Следовательно, на выходах п сумматоров группы 2 по модлю два может быть образована последовательность п-разрядных псевдослу чайных чисел с равномерным распреде|Лением вероятностей. Для исключения функциональной линейной зависимости между разрядами чисел обеих последовательностей подключение группы 2 сумматоров осуществляется следующим способом:

Ji - ь® пР2 т -

Рц-- - РЙ , где Р - выход первого сумматора

группы 2, соответствующий старшему разряду псевдослучайного числа; Р - выход п-го сумматора группы 2, соответствующий младшему разряду псевдослучайного числа;

т. - выход старшего разряда регистра 1;

га - выход младшего разряда регистра 1,

С помощью декодирующего преобразователя 3 и блока 5 сравнения аналоговая величина 2 преобразуется в псевдослучайную последовательность, математическое ожидание которой пропорционально величине а. С помощь декодирующего преобразователя 4,опорное напряжение которого пропорционально аналоговой величине.с, и блока сравнения б аналоговая величина b преобразуется в псевдослучайную последовательность, математическое ожидание которой пропорционально величине - Последовательности на выходах блока 5,6 сравнения имеют период тактов и с погретиностью порядка 2 взаимно некоррелированы. На выходе элемента И 7 образуется последовательность с математическим ожиданием, пропорциональным величине аЬ. К выходу элемента И 7 подключен счетный вход счетчика 8, коммутируемый на максимальный период тактов и воспроизводящий в двоичном коде результат деления и умножения аналоговых величин.

Применение п-разрядного сдвигового регистра с обратной связью для преобразования первой ангшоговой величины и п сумматоров по модулю два для преобразования второй аналоговой величины в лине1йнО независикме (с погрешностью Порядка 2) псевдослучайные последовательности, период которых равен тактов, позволяет выполнить операции движения и умножения аналоговых величин за 2 тактов- с погрешностью порядка 2,

При заданной точности вычислений, определяющей разрядность,быстродействие данного устройства превышает быстродействие известных устройств приблизительно в 2 раз.

Формула изобретения Стохастическое устройство для де|Ления и умножения, содержащее деког

дирующий преобразователь, блок сравнения и счетчик, выход которого является выходом устройства, управляющий вход декодирующего преобразователя является первым входом устройства, а выход соединен с первым входом блока сравнения, второй вход блока сравнения является вторым входом устройства, отличающ.ееся тем, что, с целью повыиения быстродействия, оно дополнительно содержит п-разрядный сдвиговый регистр с обратной связью, группу п сумматоров по модулю два, второй декодирующий преобразователь, второй блок сравнения и элемент И, первые выходы разрядов сдвигового регистра с обратной связью соединены со входами соответствующих разрядов второго декодирующего преобразователя, выход которого соединен с первым входом рторрго блока сравнения, второй йход IjOTOporo является вторым входом

устройства, выходы первого и второго блоков сравнения соединены со входами элемента И, выход которого соединен со входом счетчика, вторые выходы разрядов сдвигового регистра с обратной связью соединены со входами соответствующих разрядов группы сумматоров по модулю два, кроме п-го сумматора по модулю два, второй вход которого соединен с первым входом первого сумматора по модулю два,

0 выходы разрядов группы сумматоров по модулю два подключены ко входам разрядов первого декодирующего преобразователя.

5

Источники информации, принятые во внимание при экспертизе

1.Яковлев В.В., Федоров Р.Ф. Стохастические вычислительные машины. Л., 1974, с. 51-60.

0

2.Авторское свидетельство СССР 321822, кл. G 06 G 7/16, 1971.