Псевдостохастический сумматор Советский патент 1982 года по МПК G06F7/70 

Изобретение относится к вычислительной технике и может быть использовано в стохастических вычислительных машинах для суммирования К-чисел, представленных в двоичной форме.

Известны стохастические суммирующие устройства, которые содержат преобразователи число-вероятность,двоичные счетчики, логические элементы И, ИЛИ, НЕ, а также источники несовместных случайных последовательностей для обеспечения несовместимости последовательностей, представляюсцих слагаемые ГЧ и J.

Недостатком указанных устройств является низкое быстродействие,связанное с представлением суммируемых чисел случайными последовательностями, при котором точность вычислений зависит от длины декодируемой последовательности, представляющей результат вычислений.

Наиболее близким по технической сущности к изобретению является псевдостохастическое суммирующее устройство, содержащее по числу слагаег«лх п-разрядные регистры, п-разрядный сдвиговый регистр с обратной связью, группу элементов И, п-разрядный счетчик, выходы разрядов которого явля- t

ются выходами устройства, коммутаторы, первые входы которых соединены с выходами одноименных п-разрядных регистров, а вторые входы соединены с выходами группы элементов И, входы которых соединены соответственно с выходами разрядов сдвигового регистра с обратной связью. Устройство содержит также группу сумматоров по

10 модулю два, дешифратор, вторую группу элементов И для образования К несовместных в каждом такте псевдослучайных последовательностей, представляющих К слагаемых с весовым коэффи15циентом 2 , где Е- является целой частью . Суммирование осуществляется С помсздью k-входного ; элемента ИЛИ, выход которого соединен со входом счетчика. За тактов в счет20чике восщхэизводится результат суммирования с погрешностью . При заданной точности вычислений быстродействие данного псевдостохастического устройства превышает быстродействие известных устройств f3j.

Однако недостатком устройства является отсутствие обратной пропорциональности между весовым коэффициейтом равным 2 , и количеством сум30мируемых чисел К, так как 2 равно

целой части log К, что приводит к трудностям при вычислениях(Связанных с масштабированием результатов, а также к нерациональному использованию оборудования.

Умножение п-разрядных чисел на весовой коэффициент 2 при 1 близких к п, приводит к потере информации, особенно в случаях, когда производится обработка малых значений операндов..При большом числе суммируемых операндов аппаратурные затраты На известный сумматор существенно возрастают за счет усложнения блоков сумматоров по модулю два и дешифратора. I

Цель изобретения - упрощение

сумматора и расширение функциональных возможностей за счет получения при суммировании весового коэффициента, обратно пропорционального коли.честву слагаемых.

Поставленная цель достигается тем, что псевдостохастический сумматор, содержащий блок п-разрядных регистров (,2,3..„о) группу коммутаторов, п-разрядных чисел, первые входы разрядов каждого из которых соединены с выходами сЬответствующего п-разрядного регистра группы, группу элементов И, выходы которых соединены в обратном порядке со вторыми входами младших (п-1) разрядов коммутаторов группы, сдвиговый регистр с обратной связью, прямой выход первого разряда которого-соединен со вторыми входами п-ых разрядов коммутаторов, группы, инверсный выход первого разряда - соединен с первыми входами элементов И группы, прямой выход второго разряда соединен со вторым входом первого элемента И группы, прямой выход каждого i-ro (i 1 ,2, ... .n) разряда, начиная с третьего, - соединен со входом вторым (i-l)-ro элемента И группы, а инверсный выход каждого i-ro разряда, начиная со второго,- соединен с ()-ми входами старших по номеру элементов И группы, начиная с i-ro, счетчик, установочный вход которого соединен с выходом (п-1)-го элемента И группы, а выходы - являются выходами сумматора, дополнительно содержит цифро-аналоговый преобразователь,нулорган и суммирующий операционный усилитель, входы которого соединены с шлходами соответствующих коммутаторов группы, а выход - соединен с первым входом нуль-органа входы цифроаналогового преобразователя соединены в обратном порядке с прямыми выходами сдвигового регистра с обратной связью, а выход - соединен со вторым входом нуль-органа, выход которого соединен со счетным входом счетчика.

На чертеже представлена блок-схем устройства.

Сумматор содержит группу 1 п-разрядных регистров (,2,3.0.), группу 2 коммутаторов п-разрядных чисел, сдвиговый регистр 3 с обратной связью группу 4 элементов и, цифро-аналоговый преобразователь 5, суммирующий операционный усилитель 6, нуль-орган 7, счетчик И.

выходы п-разрядных регистров группы 1 соединены с первыми входами разрядов соответствующих коммутаторов группы 2, выходы которых соединены с соответствующими входами суммирующего операционного усилителя 6, Прямой выход первого разряда сдвигового регистра 3 с обратной связью соединен со вторыми входами п-ых разрядов коммутаторов группы 2, инверсный выход первого разряда., соединен с первыми входами элементов и группы 4, прямой выход второго разряда - соединен со вторым входом первого элемента И группы 4, Прямой выход каждого i-ro

(,2,3...и) разряда, начиная с третьего - соединен со вторым входом (i-l)-ro элемента И группы 4, а инверсный выход каждого i-ro разряда. Начиная со второго, - соединен с (i+1)-ми входами старших по номеру элементов И группы 4, начиная с i-ro. Входы цифро-аналогового преобразователя 5 соединены в обратном порядке с прямыми выходами сдвигового регистра 3с обратной связью, а выход - соединен со вторым входом нуль-органа 7, первый вход которого соединен с выходом суммирующего операционного усилителя б, а выход - соединен со счетным входом счетчика 8. Установочный вход счетчика 8 соединен с выходом (п-1)-го элемента И блока 4.

Сумматор работает следующим образом.

С помощью сдвигового регистра 3 с обратной связью групп 4 элементов И, блока 2 коммутаторов двоичные коды чисел, содержащиеся в п-разрядных регистрах группы 1, преобразуются в К псевдослучайных последовательностей, математическое ожидание каждой из которых пропорционально соответствугацему числу. Последовательности с выходов коммутаторов группы 2 поступают на соответствующее входы суммирующего операционного усилителя б. На выходе суммирующего операционного усилителя 6 образуется ступенчатое напряжение, амплитуда которого в данном также пропорциональна количеству импульсов на его входах. Напряжение на выходе суммирующего операционного усилителя 6 представляет собой псевдослучайный процесс с математическим ожиданием, пропорциональным сумме математических ожиданий входных последовательностей с весовым коэффициентом, обратно пропорциональным числу слагаемых. Измерение за тов математического ожидания процес са на выходе суммирующего onepaifHOH ного усилителя 6 производится путем его преобразования в псевдослучайную импульсную последовательность. Для этого выходное напряжение суммирующего операционного усилителя 6 пода ется на первый вход нуль-органа 7, на второй вход которого поступает, напряжение с выхода цифро-аналогового преобразователя 5, присоединенно го к разрядам сдвигового регистра с обратной связью в обратной последовательности их номеров по отношению к последовательности номеров разрядов, присоединенных к блоку 4 элементов И. В результате сравнения указанных напряжений на выходе нуль-органа образуется псевдослучайная последовательность, математическое ожидание которой пропорционально сумме исходных чисел с весовым коэффициентом, обратно пропорциональным количеству слагаемых. Предлагаемая схема соединений цифро-анс1Логового преобразователя с разрядами сдвигового регистра позволяет, обеспечить некоррелированность последовательностей на входах суммирующего (операционного усилителя 6 и на выходе нуль-органа 7.Последовательность с выхода нуль-органа 7 поступает на счетчик 8, где декодируется в течение периода сдвигового регистра 3 с обратной связью В счетчике 8 за 2 п-1 тактов воспроизводится в двоичном коде результат cyм иpoвaния. Применение суммирующего операцион ного усилителя, нуль-органа и цифроаналогового преобразователя, соедине ных по предлагаемой схеме, упрощает устройство и позволяет проводить опе рацию сложения К чисел с весовым коэ фициентом, равным 1/К. Формула изобретения Псевдостохастический сумматор,содержащий группу п-разрядннх регистро (,2,3...) группу коммутаторов п-разрядных чисел, первые входы разрядов каждого из которых соединены с выходами соответствующего п-разрядного регистра группы, группу элементов И, выходы которых соединены в обратном порядке с вторыми входами младших (п-1) разрядов коммутаторов группы, сдвиговый регистр с обратной связью, прямой выход первого разряда которого соединен с вторыми входами п-х разрядов коммутаторов группы, инверсный выход первого разряда соединен с первыми входами элементов И группы, прямой выкод второго разряда соединен с вФорым входом первого эле-: И группы, прямой выход каждого i-ro ,2,...,n) разряда, начиная с третьего, соединен с вторым входом (i-l)-ro элемента И группы, а инверсный выход каждого i-ro разряда, начиная с второго, соединен, с ()-ми входами старших по номеру элементов И группы, начиная с i-ro, счетчик,установочный вход которого соединен с выходом (п-1)-го элемента И группы, а выходы являются клходами сумматора, отличающийся тем, что, с целью упрощения, сумматор содержит цифроаналоговый преобразователь,нульорган и суммирующий операционный усилитель, входы которого соединены с выходами соответствующих коквлутаторов группы, а выход соединен с первым входом нуль-органа, входы цифроаналогового преобразователя соединены в обратном порядке с прякЕшм выходами . сдвигового регистра с обратной связью, а выход соединен с вторым входом нульоргана, выход которого соединен со счетным входом счетчика. Источники информации, принятые во внимание при экспертизе 1.Федоров Р.Ф., Яковлев В.В., Добрис Г.В. Стохастические преобразователи информации. Л., Машиностроение, 1978, с. 15. 2.Гладкий B.C. Вероятностные вычислительные модели. М., Наука, 1973, с. 104. 3.Авторское свидетельство СССР 737948, кл. G 06 F 7/38, 1980 (прототип).